47. Схема ттл транзисторно-транзисторной логики с простым инвертом.

Т ТЛ (2.17) ‑ результат развития ДТЛ. Матрица диодов заменяется многоэмиттерным транзистором (МЭТ).

Это интегральный прибор, объединяющий функции диодных логических схем и транзисторного усилителя. ТТЛ относится к потенциальным элементам, выполняет логическую операцию И-НЕ. При низком уровне сигнала (логический 0) хотя бы на одном из входов МЭТ последний находится в состоянии насыщения, а VT₁ закрыт. На выходе схемы присутствует высокий уровень напряжения (логическая 1). При высоком уровне сигнала на всех входах МЭТ работает в активном инверсном режиме (эмиттерный переход смещен в обратном направлении, а коллекторный – в прямом), VT₁ находится в состоянии насыщения. На выходе схемы низкий уровень сигнала, т.е. ноль.

48Схема эсл эмитгерно-связанной логики.

49 Переключатель тока.

О собенность ЭСЛ - схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме, выполненный на двух транзисторах (2.24), кот могут переключать ток и никогда не входят в режим насыщения. Функционально схема ЭСЛ состоит из трех узлов: а) токового переключателя б) источника опорного напряжения в) выходных эмиттерных повторителей,ускоряющие процесс заряда емкости нагрузки,Rвых мало, Iвых большой. Парафазный выход позволяет снимать прямые и инверстные значения, умен число микросхем. Можно объединить выходы элементов для расширения возможностей.

Условное обозначение ЭСЛ имеет вид

50Логические элементы на МДП. См51,54,55

51Схема НЕ – на МДП с линейной нагрузкой.

52Схема НЕ – на МДП с нелинейной нагрузкой.

Т ранзистор VT₁ работает в ключевом режиме, VT₂ – всегда в активном. VT₂ является нелинейной нагрузкой. При подаче на вход х 0 VT₁ запирается, VT₂ близок к насыщению, на выходе 1. При подаче на вход х 1 VT₁ отпирается, VT₂ близок к отсечке, на выходе 0. Выполняется операция ;

53Схема НЕ на КМДП.

О снова- каскад на двух соединенных стоками МДП-транзисторах VT₁ и VT₂ (2.34) с различными типами проводимости. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль – низким. При подаче на вход 1 транзистор VT₁ открывается, а транзистор VT₂ закрывается. На выходе 0. При подаче на вход 0 транзистор VT₁ закрыт, а транзистор VT₂ открыт. на выходе каскада —1.

54.Схема ИЛИ - НЕ на МДП и КМДП.

в двухвходовой схеме ИЛИ-НЕ на МДП ( 2.32) входные транзисторы VT₁ и VT₂ соединены параллельно. Если хотя бы на один из входов подана 1, соответствующий транзистор отпирается, и на выходе схемы будет 0. И только при подаче на все входы схемы 0 транзисторы VT₁ и VT₂ запрутся, и на выходе появится 1. *Схема ИЛИ-НЕ на КМДП 2.35. Если на оба входа поданы 0, то транзисторы VT₃ и VT₄ будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT₁ и VT₂ — закрыты, так как имеют канал с проводимостью n-типа. Установится 1. При подаче 1 хотя бы на один из входов соответствующий транзистор VT₃ или VT₄ закроется, а транзистор VT₁ или VT₂ соответственно откроется. На выходе 0.