- •Аннотация
- •Лабораторная работа №5
- •1. Введение
- •2. Теоретическая часть
- •2.1. Основные определения, теоретические положения. Классификации.
- •2.2. Комбинационный одноразрядный двоичный сумматор.
- •2.3. Двоично-десятичные коды.
- •Правила поразрядного сложения в двоично-десятичных кодах (ддк)
- •2.3.1 Правила сложения д1-кода.
- •2.3.2. Правила сложения для д2 кодов.
- •2.3.3. Правила сложения для д4 кодов.
- •3. Практическая часть
- •3.1. Программа и порядок проведения работы
- •Варианты заданий.
- •3.2. Лабораторное оборудование
- •3.3. Пример проектирования сумматоров
- •4. Реализуем полный одноразрядный комбинационный сумматор на сдвоенном мультиплексоре mux 4
- •5. Синтезируем и реализуем двоично-13-ричный сумматор.
- •3.4. Содержание отчёта
- •4. Контрольные вопросы
- •5. Литература
- •6. Содержание
3. Практическая часть
Подготовка к выполнению работы.
В процессе самостоятельной работы необходимо ознакомится с теоретическими сведениями и подготовить по каждому пункту настоящего раздела расчетные и теоретические материалы, выполнить синтез схем сумматоров, составить схемы на заданных (преподавателем) элементах, имеющихся в лабораторном макете (УМ-IIМ).
Перед началом работы предъявить преподавателю рабочие материалы для проверки и обсуждения.
ПРИМЕЧAHИE: Студенты, не выполнившие подготовку в полном объеме к лабораторной работе не допускаются
3.1. Программа и порядок проведения работы
1. Изучить описание лабораторной работы.
2. В соответствии с вариантом задания на основании логических уравнении собрать схему полусумматора.
3. Работу схемы проверить на соответствие таблицы истинности путем подачи кодов одноразрядных слагаемых с тумблерного регистра и фиксацией сложения на светодиодном индикаторе.
4. В соответствии с вариантом задания на основании логического уравнения собрать схему полного сумматора.
5. собрать схему полного сумматора на двух MUX 4-1 на лабораторном стенде УМ-11М.
6. Работу схемы проверить на основании соответствия таблице истинности путем подачи кодов одноразрядных слагаемых и кода переноса с тумблерного регистра и фиксацией результата сложения на светодиодном индикаторе.
7. Выход переноса полусумматора подсоединить на вход переноса из соседнего младшего разряда полного сумматора и проверить работу двухразрядного сумматора с заполнением таблицы истинности для двухразрядного сумматора.
8. В соответствии с вариантом задания синтезировать схему двоично-”n”-ричного сумматора.
9.Собрать схему двоично-”n”-ричного сумматора на лабораторном стенде УМ-11М.
10.. Работу схемы проверить с заполнением таблицы истинности на проектируемый сумматор путем подачи кодов с выходных регистров макета на входы сумматора и фиксацией результатов сложения на светодиодных индикаторах.
Произвести моделирование с использованием программы “Elektronics Workbench” всех разработанных схем и проверить правильность их функционирования.
Варианты заданий.
I. Схема двухразрядного комбинационного сумматора задается логическими уравнениями полусумматора (первый разряд) и полного сумматора (второй разряд) (табл. 4).
Табл. 4
№ Вари- анта
|
Первый разряд
|
Второй разряд
|
||
Логич. Уравн.
|
Элементы для реализации схемы |
Логические уравнения
|
Элементы для реали- зации схемы
|
|
1 |
(2) |
И-ИЛИ-НЕ, И-НЕ |
(10) |
И-НЕ |
2 |
(2) |
И-ИЛИ-НЕ, И-НЕ |
(11) |
И-НЕ |
3
|
(3)
|
И-ИЛИ-НЕ, И-НЕ
|
(10) |
И-НЕ
|
4
|
(3)
|
И-ИЛИ-НЕ, И-НЕ
|
(11)
|
И-НЕ
|
5
|
(5)
|
И-НЕ
|
(12)
|
И-ИЛИ-НЕ, И-НЕ |
6
|
(6)
|
И-НЕ
|
(12)
|
И-ИЛИ-НЕ, И-НЕ
|
7
|
(5)
|
И-НЕ |
(11)
|
И-НЕ
|
8
|
(2)
|
И-ИЛИ-НЕ, И-НЕ
|
(12)
|
И-ИЛИ-НЕ, И-НЕ
|
9
|
(3)
|
И-ИЛИ-НЕ, И-НЕ
|
(12)
|
И-ИЛИ-НЕ, И-НЕ
|
10
|
(5)
|
И-НЕ
|
(10) |
И-НЕ |
11
|
(6)
|
И-НЕ
|
(11) |
И-НЕ |
12 |
(6) |
И-НЕ |
(10) |
И-НЕ |
* Для инвертирования сигналов можно применять элемент НЕ.
2. Схема двоично-"n"-ричного сумматора выполняется в соответствии с табл.5
Табл. 5
|
Код |
||||||
№ вар |
8421 |
8421+1 |
8421+2 |
8421+3 |
8421+4 |
8421+5 |
8421+6 |
1 2 3 4 5 |
11 12 13 14 15 |
|
|
|
|
|
|
6 7 8 9 10 11 |
|
10 11 12 13 14 15 |
|
|
|
|
|
12 13 14 15 16 |
|
|
10 11 12 13 14 |
|
|
|
|
17 18 19 |
|
|
|
11 12 13 |
|
|
|
20 21 22 |
|
|
|
|
10 11 12 |
|
|
23 24 |
|
|
|
|
|
10 11 |
|
25 |
|
|
|
|
|
|
10 |
26 27 28 29 30 31 32 |
9 |
9 |
9 |
9 |
9 |
9 |
9 |
Схема двоично-"n"-ричного сумматора выполняется на элементах: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, ИМ1, ИМ2, ИМЗ, ЛП, (имеющиеся в лабораторном макете)