
- •1 Теоретична частина
- •1.2 Основні технічні терміни
- •1.3 Опис роботи блок схеми
- •1.4 Аналіз існуючих схем даного типу
- •2 Конструкторська частина
- •2.1 Обґрунтування вибраної елементної бази
- •1. Теоретична частина
- •1.1 Класифікація існуючих суматорів
- •1.2 Послідовний суматор
- •1.3 Контроль роботи суматора
- •1.4) Перетворення коду
- •2.2 Використані елементи
- •2.2 Вибір мікросхем
- •2.3 Опис роботи розробленої схеми
- •2.4 Опис друкованої плати
- •3.1 Блок опорних частот
- •3.2 Блок вибору числа
- •3.3 Блок введення числа
- •3.4 Блок виведення числа
- •3.5 Блок перетворень коду
- •3.6 Суматор
1. Теоретична частина
1.1 Класифікація існуючих суматорів
Суматор - це електронний вузол, призначений для виконання мікрооперації арифметичного додавання (підсумовування) двох чисел (слів). При додаванні двох чисел, представлених у вигляді двійкових кодів A (a 0, a 1, ... a n) і B (b 0, b 1, ... b n) утворюється сума S (s 0, s 1, ... s n). Значення i - x розрядів утворюється відповідно до правила:
S i = a i + b i + p i -1; p i = 0 - при (a i + b i + p i -1) <q, S i = a i + b i + p i -1; p i = 1 - при (a i + b i + p i -1)> = q,
де: S i - сума в i м розряді, p i -1 - перенесення з сусіднього молодшого розряду, q - основа системи числення.
Суматори класифікують:
- За прийнятою системі числення та кодування розрізняють: двійкові, двійково-десяткові, десяткові та ін;
- Залежно від кількості входів і виходів бувають: суматори за модулем 2, полусумматор і повні суматори;
- За способом організації процесу підсумовування однорозрядною підсумовує схеми: комбінаційного типу, накопичує типу й комбіновані;
- За способом організації ланцюгів переносу між розрядами: з послідовним, з паралельним, з груповим і з одночасним переносами;
- За способом обробки багаторозрядних чисел розрізняють: послідовні, паралельні і комбіновані.
Для складання багаторозрядних чисел суматор являє собою набір однорозрядних суматорів, що мають входи для доданків і переносу з молодшого розряду і виходи суми і перенесення в старший розряд.
1.2 Послідовний суматор
Суматор для послідовних операндів містить всього один однорозрядних суматор, обробний числа послідовно розряд за розрядом, починаючи з молодшого. Склавши молодші розряди (a 0 і b 0), однорозрядних суматор виробляє суму (s 0) для молодшого розряду результату і перенесення (c 0), який запам'ятовується на один такт.
У наступному такті складаються новоприйняті розряди доданків (a 1 і b 1) з перенесенням з молодшого розряду (з 0) і т.д. Умовна схема послідовного n розрядного суматора (рис. 1), крім однорозрядного двійкового суматора, містить зсувні регістри доданків і суми, а також тригер, що запам'ятовує перенесення. Регістри і тригер тактується сигналом ТІ.
Рис. 1. Схема послідовного n розрядного суматора.
1.3 Контроль роботи суматора
Для контролю роботи суматорів часто застосовують контроль по модулю два. Суть методу полягає в наступному:
нехай є два складаються числа (X і Y) та їх сума (S):
Позначивши контрольні коди парності літерами k s, k x, k y і k p:
або отримане тотожність і визначає сутність контролю суматора, контролю додавання двох чисел. Код парності суми дорівнює сумі по модулю два контрольних кодів доданків і контрольного коду переносу. Важливим висновком з отриманого контрольного співвідношення є необхідність формування та обліку контрольного коду переносу.
1.4) Перетворення коду
Перетворення двійкового числа в код Грея проводиться відповідно до табл. 1.
Таблиця 1
Двійкові числа |
Числа в коді Грея |
0 0 0 0 |
0 0 0 0 |
0 0 0 1 |
0 0 0 1 |
0 0 1 0 |
0 0 1 1 |
0 0 1 1 |
0 0 1 0 |
0 1 0 0 |
0 1 1 0 |
0 1 0 1 |
0 1 1 1 |
0 1 1 0 |
0 1 0 1 |
0 1 1 1 |
0 1 0 0 |
1 0 0 0 |
1 1 0 0 |
1 0 0 1 |
1 1 0 1 |
1 0 1 0 |
1 1 1 1 |
1 0 1 1 |
1 1 1 0 |
1 1 0 0 |
1 0 1 0 |
1 1 0 1 |
1 0 1 1 |
1 1 1 0 |
1 0 0 1 |
1 1 1 1 |
1 0 0 0 |
Аналіз таблиці показує, що код Грея можна інтерпретувати як двійкову систему числення з вагами розрядів, рівними де: i = 1,2, ..., n. - Номери розрядів, вважаючи справа наліво;
j - кількість одиниць ліворуч відповідного розряду з номером i. Така інтерпретація дозволяє сформулювати правило перетворення будь-якого двійкового числа в код Грея:
1. найстарша значуща цифра (одиниця) числа в коді Грея збігається із самою старшою значущою цифрою цього ж числа в двійковому коді;
2. цифра в будь-якому іншому, більш молодшому розряді числа в коді Грея:
а) збігається з відповідною цифрою числа у двійковому коді, якщо зліва від даної цифри в коді Грея є парне кількість одиниць;
б) збігається з запереченням відповідної цифри в двійковому коді, якщо зліва від даної цифри в коді Грея є непарна кількість, одиниць; тобто: .
Правила складання перетворювача двійкового коду в двійково-десятковий код: ваги розрядів вхідних сигналів всіх перетворювачів кодів повинні знаходиться у відношенні 1:2:4:8, так як кожен перетворювач кодів перетворює тільки один двійковий розряд в двійково-десятковий розряд (вага 8 змінюється на вага 5), то перетворювач двійкового коду в двійково-десятковий код має пірамідальну структуру; побудова продовжується до тих пір, поки не будуть отримані ваги , Де j = 0,1,2, ... (за винятком старшого десяткового розряду); на перетворювачі не можна подавати двійкові числа, що перевищують суму ваг вхідних сигналів 5 +4 +2 +1 = 12.
Частина схеми має 5 входів і 6 виходів і виконує функцію:
X , якщо 0 <X <4
X +3, якщо 5 <X <9
X +6, якщо 10 <X <14
Y = X +9, якщо 15 <X <19
X +12, якщо 20 <X <24
X +15, якщо 25 <X <29
X +18, якщо 30 <X <31
Інша частина схеми також може бути розбита на вузли. 2)
Елементна база
Вибір і обгрунтування елементної бази
В якості основної серії була обрана К555. Мікросхеми К555 представляють собою цифрові малопотужні схеми, виконані за біполярною технологією на основі транзисторних-транзисторної логіки з діодами Шотки (ТТЛШ). До складу цієї серії входить функціонально повний набір пристроїв цифрової обробки інформації, включаючи ЛЕ, арифметичні пристрої, тригери, лічильники, регістри зберігання і зсуву, шифратори, дешифратори, мультиплексори, магістральні елементи та ін Мікросхеми повністю сумісні з ІС К133, К155, КМ155 по логічним рівням, напрузі живлення, завадостійкості і при однаковому швидкодії споживають у 5 разів меншу потужність від джерела живлення на один базовий ЛЕ. Логічні рівні напруги складають не більше 0,4 В при струмі навантаження 8 мА для низького рівня і не менше 2,4 В - для високого рівня (для ряду мікросхем високий рівень напруги 2,5 В). Завадостійкість схем - не менше 0,3 В, навантажувальна здатність не менше 20 ІВ.
Конструктивно-технологічно ІС К555 виконані за планарно-епітаксійний технології з ізоляцією p - n переходами, мають уніфіковані корпуси, кількість висновків яких становить 14 .. 28.
Через відсутність в серії К555 деяких ІС додатково були взяті елементи з наступних серій: К155, К514 і К1533.