2.4. Физикалық топологияның верификациясы мен жобалануы

ИС-дың (интегралдық сұлбалар) физикалық топологиясының жобалану кезеңі ИС топологиясын жасаумен және GDSII форматында оны өндіріске жіберуімен анықталады. Күрделі SoC цифрлық сияқты аналогтық блоктарды құрайды.

0,18 мкм дейінгі технологияларда цифрлық блоктардың автоматты трассировкасы үшін дәстүрлі түрде Cadence-тен шыққан Silicon Ensemble құралдары қолданылды. Бірақ ИС өндірісінің субмикрондар технологиясына шығуы кристалл трассировкасының сәйкес құралдар қажеттігін шарт қылды. Cadence 0,13 мкм және одан жоғары нано-технологияларда цифрлық ИС топологиясын жасауға арналған қазіргі және жоғары эффективтілікті NanoRoute құралдарын ұсынады.

Тапсырысты аналогтық блоктардың трассировкасы CadenceVirtuoso-XL топологиялық редакторының құралдарымен жүзеге асырылуы мүмкін. Virtuoso-да қолайлы қолданушылық интерфейс бар, иерархиялық жобаларды және ұяшықтардың параметрлеуін қолдайды, front-end және back-end жобалаудың жетекші құралдарымен тез арада интеграцияланады, тапсырыс берушінің талаптарына сәйкес жобалау процесін ретке келтіруге мүмкіндік беретін кірістірілген SKILL тілдік басқару құралдары бар.

Топологияны жасап болғаннан кейін жобалау талаптарына сәйкестігін анықтауда тексерісті жүргізу және кристалдағы өткізгіштер мен элементтерді шынайы түрде қою арқылы паразитті параметрлердің экстракциясын жүргізу қажет. ИС топологиясының верификациясының барлық мәселелері Assura Cadence құралдарымен шешілуі мүмкін. Assura-да жобалау талаптарының тексеріс құралдары (DRC) бар, жасалған топологияны тізбектер немесе принципиалды сұлбалармен (LVS) салыстыруды жүзеге асыруға мүмкіндік береді, топологиядан паразитті параметрлердің экстракциясын жүргізу (RCX) және экстрагирленетін параметрлерді ескере отырып, келесі түрлендіруді жүзеге асырады. Assura құралдарында қолайлы қолданушылар интерфейсі бар.