
- •Архитектура вычислительных систем. Вычислительные машины, системы и сети
- •7 Память. Организация памяти. 101
- •8 Управление памятью. Виртуальная память 123
- •9 Организация ввода-вывода информации. Системная шина 134
- •10 Вычислительные системы параллельной обработки. 154
- •11 Организация микроконтроллеров и микроконтроллерных систем 172
- •12 Организация компьютерных сетей 181
- •13 Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем 189
- •Введение
- •Модуль 1. Вычислительные машины
- •1 Основные понятия вычислительной техники и принципы организации вычислительных систем
- •1.1 Основные понятия и определения
- •1.2 Принципы организации вычислительных машин и систем
- •1.3 Основные характеристики вычислительных машин и систем
- •1.4 Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •2 Простейшие типовые элементы вычислительных машин
- •2.1 Комбинационные схемы
- •1) Конъюнкция (логическое умножение) .
- •2) Дизъюнкция (логическое сложение) .
- •3) Отрицание (инверсия) .
- •4) Конъюнкция и инверсия (Штрих Шеффера) .
- •5) Дизъюнкция и инверсия (Стрелка Пирса) .
- •6) Эквивалентность .
- •7) Отрицание эквивалентности .
- •2.2 Автоматы с памятью
- •2.3 Триггеры
- •2.4 Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •3 Функциональные узлы комбинационного и последовательного типов
- •3.1 Функциональные узлы последовательного типа
- •3.1.1 Регистры
- •3.1.2 Счётчики
- •3.1 Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •4 Функциональная организация процессора
- •4.1 Основные характеристики и классификация процессоров
- •4.2 Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3 Архитектурные принципы организации risc-процессоров
- •4.4 Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •5 Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2 Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3 Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •6 Современное состояние и тенденции развития процессоров
- •6.1 Архитектурные особенности процессоров Pentium
- •6.2 Программная модель процессоров Pentium
- •6.2.1 Прикладная программная модель процессоров Pentium
- •6.2.2 Системная программная модель процессоров Pentium
- •6.2.3 Система команд и режимы адресации процессоров
- •6.3 Аппаратная организация защиты в процессорах Pentium
- •6.4 Аппаратные средства поддержки многозадачности
- •6.5 Перспективы развития процессоров
- •Вопросы для самопроверки
- •7 Память. Организация памяти.
- •7.1 Иерархическая организация памяти
- •7.2 Классификация запоминающих устройств
- •7.3 Структура основной памяти
- •7.4 Память с последовательным доступом
- •7.5 Ассоциативная память
- •7.6 Организация флэш-памяти
- •7.7 Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •8 Управление памятью. Виртуальная память
- •8.1 Динамическое распределение памяти
- •8.2 Сегментная организация памяти
- •8.3 Страничная организация памяти
- •8.4 Сегментно-страничная организация памяти
- •Вопросы для самопроверки
- •9 Организация ввода-вывода информации. Системная шина
- •9.1 Организация шин. Системная шина
- •9.1.1 Структура системной шины
- •9.1.2 Протокол шины
- •9.1.3 Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3 Внешние интерфейсы вычислительных машин
- •9.3.1 Параллельный порт lpt и интерфейс Centronics
- •9.3.1 Последовательный порт com и интерфейс rs-232c
- •9.3.3 Универсальная последовательная шина usb
- •9.3.4 Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы
- •10 Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы.
- •10.1 Параллельная обработка информации
- •10.2 Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2 Классификация Головкина
- •10.2.3 Классификация многопроцессорных систем по способу организации памяти
- •10.3 Вычислительные системы на кристалле. Многоядерные системы
- •10.4 Тенденции развития вс
- •Вопросы для самопроверки
- •11 Организация микроконтроллеров и микроконтроллерных систем
- •11.1 Общие сведения о системах управления
- •11.2 Организация микроконтроллеров и микроконтроллерных систем
- •11.3 Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети
- •12 Организация компьютерных сетей
- •12.1 Обобщённая структура компьютерных сетей
- •12.2 Классификация компьютерных сетей
- •Вопросы для самопроверки
- •13 Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1 Понятие «открытой системы». Взаимодействие открытых систем
- •13.2 Эталонная модель взаимодействия открытых систем
- •13.3 Структура блоков информации
- •7 Прикладной 6 Представительный 5 Сеансовый 4 Транспортный 3 Сетевой 2 Канальный 1 Физический
- •Вопросы для самопроверки
- •Литература
- •Архитектура вычислительных систем. Вычисдительные машины, системы и сети
2 Простейшие типовые элементы вычислительных машин
Как правило, в структуре ВМ выделяют следующие структурные компоненты: элементы, блоки, узлы и устройства. Такая декомпозиция соответствует операциям преобразования информации. Нижний уровень реализуется элементами, каждый из которых предназначается для обработки единичных электрических сигналов, соответствующих битам информации. В основе работы этих элементов лежит двоичная (булева) логика, когда используются только два значения: «истина» (логическая 1) и «ложь» (логический 0). Узлы обеспечивают одновременную обработку групп сигналов - информационных слов. Блоки реализуют некоторую функционально обособленную часть машинных операций по обработке информационных слов (например, блок выборки команд). Устройства предназначаются для выполнения отдельных машинных операций и их последовательностей.
Базовыми элементами являются инверторы (строятся на основе транзистора), вентили (на базе двух транзисторов), триггеры (состоят из двух вентилей).
По своему назначению элементы делятся на следующие классы: формирующие, логические (комбинационного типа) и запоминающие (последовательного типа) /5/. К формирующим элементам относятся различные формирователи, усилители и т.п., которые служат для выработки определённых электрических сигналов, восстановления их параметров (полярности, мощности, амплитуды и т.д.). Элементы комбинационного типа – это цифровые устройства, выполняющие определённую логическую операцию («И», «ИЛИ», «НЕ» и т.д.). Логические элементы являются основой построения комбинационных схем (цепей). Особенностью логических элементов и построенных на их основе комбинационных схем является то, что их выходные сигналы зависят только от входных сигналов (т.е., они не содержат памяти). Элементы последовательного типа используются для построения более сложных цифровых устройств – автоматов с памятью. В них результат обработки информации зависит не только от входных сигналов, но и от внутреннего состояния автомата.
Рассмотрим элементы последних двух классов более подробно.
2.1 Комбинационные схемы
Для описания законов функционирования комбинационных схем используется специальный математический аппарат булевой логики. Рассмотрим функционально полную систему булевых функций и реализующие их логические элементы /5, 10/.
1) Конъюнкция (логическое умножение) .
Эта функция реализуется логическим элементом «И» - вентилем, на выходе которого формируется уровень логической 1 тогда и только тогда, когда на все его входы будет подан уровень логической 1.
Условное обозначение логического элемента «И» представлено на рисунке 2.1, а закон функционирования отражает таблица 2.1.
Рисунок 2.1 – Логический элемент «И» |
Таблица 2.1 – Таблица истинности «И»
|