Билет №17

1 . Мультивибраторы в ждущем режиме. Мультивибратор в ждущ. реж. – это цифр. устр-во предназначенное для формирования имп-сов прямоуг. формы под воздействием имп-сов запуска. Такие мультивибраторы строятся на основе асинхр. RS-триггера. В отличии от RS-триггера в мультивибраторе в ждущ. режиме одна из непосредственных цепей ПОС заменена на емкостную через конденсатор С. По этой причине одно из двух устойчивых состояний триггера заменяется сост-ем квазиравновесия. Рассмотрим один из возможных вариантов схем мультивибраторов в ждущем режиме на ЛЭ И-НЕ. Мультивибратор собран на ЛЭ 2И-НЕ, имеющих две цепи ПОС. Связь выхода лог. элемента Э2 с нижним входом элемента Э1 непосредственная (как у триггера). Вторая связь (выход Э1 – вход Э2) выполнена через конденсатор С. Резистор R совместно с конденсатором С образуют дифференцирующую цепь на выходе Э1, кот-я в схеме выполняет функцию времязадающей, определяющей длит-ть формируемого имп-са на выходе схемы. Диод VD обеспечивает цепь разряда конд-ра С после формир-я имп-са на выходе схемы, а также ограничивает отриц. всплеск напряжения на входе эл-та Э2 в процессе опрокидывания мультивибратора. Схема имеет вход S для приема сигнала запуска мультивибр-ра и два выхода: прямой Q и инверсный . В исх. сост-и на входе запуска схемы мультивибратора S действует нейтр. уровень сигнала (лог.1). Из-за включения конденсатора С связь между выходом элемента Э1 и входом элемента Э2 по пост. току отсутствует. Поэтому можно считать, что напряжение на входе элемента Э2 не зависит от вых. напряжения элемента Э1, а определяется сопротивлением рез-ра R. Будем считать, что элементы Э1 и Э2 выполнены по схеме базового ЛЭ ТТЛ, а резистор R имеет небольшое сопротивление. Тогда вследствие наличия вх. Вытекающ. тока элемента Э2 на рез-ре R выделится напряж-е Е_о (примерно 0,8 В) превышающ. уровень лог.0, но меньше порог. уровня U_пор. Поэтому на выходе элемента Э2 будет поддерживаться уровень лог.1, т.е. Данный уровень присутствует и на втором входе элемента Э1, поэтому сигнал на выходе Q будет соотв-ть уровню лог. 0 , т.е. Q=U ⁰. Конд-р С разряжен, т.к. напряж-е на нем опр-ся разностью потенциалов выхода Q и входа эл-та Э2 и поэтому очень мало. Процессы после запуска схемы можно разделить на характерные этапы: запуск схемы и первый скачок; сост-е квазиравновесия; второй скачок и восстановление исх. сост-я. Запуск схемы и первый скачок. В момент времени t=t₁ на вход запуска мультив-ра S поступает сигнал запуска, представляющий собой имп-с отр. полярности длит-тью t_и.зап.. При переходе сигнала запуска с 1 на 0 происходит переключение элемента Э1 и через время t_{зд.р.ср.} на выходе элемента Э1 сформируется сигнал лог.1 ( ). Перепад напряж-я с выхода элемента Э1 через конд-р С поступает на вход элемента Э2, поэтому в момент времени t₁ напряж-е на входе Э2 (на резисторе R) совершает полож. скачок величиной, близкой к уровню лог.1. Т.к. величина скачка превышает порог. уровень U_пор, то элемент Э2 переключ-ся с 1 в 0 и через время t_{зд.р.ср.} на выходе элемента Э2 сформируется сигнал лог.0 ( ). Т.о., через интервал времени равный 2t_{зд.р.ср.} процесс переключения заканчивается. Далее необх-ть в присутствии имп-са запуска отпадает и напряж-е на входе S может принять знач-е лог.1. ( ). След-но, длит-ть запускающ. имп-са ограничена снизу нерав-вом: t_и.зап>2t_{зд.р.ср.} Если t_и.зап<2t_{зд.р.ср.}, то процесс переключения не успеет завершиться и мультивибратор, не переключившись, может возвратиться в исх. сост-е. Состояние квазиравновесия (t₁ < t < t₂). После момента времени t₁ в схеме происходят отн-но медленные изменения напряж-й и токов, объясняемые зарядкой конд-ра С через рез-р R от ист-ка полож. напряж-я, кот-м является выход элемента Э1. Напряж-е U_вх2 во время зарядки конд-ра С убывает по экспоненц. закону с постоянной времени , где r_вых1 – вых. сопротивление элемента Э1. Обычно R>>r_вых1, поэтому можно считать . В момент времени t=t₂ напряж-е на входе элемента Э2 достигает порог. знач-я U_пор, при кот-м элемент Э2 готов к переключению. На этом этап квазиравновесия заканчивается. Его время определяет длит-ть имп-са генерируемого мультив-ром. Приближенно можно считать: . Длит-ть генер. имп-са накладывает доп. ограничение на длит-ть имп-са запуска: 2 t _{зд.р.ср.}< t _и.зап<t _и. Если длит-ть имп-са запуска будет больше t_и, то уровень лог.1 на выходе элемента Э1 будет поддерживаться принудительно за счет действия вх. сигнала.

В торой скачок и восстановление исходного состояния. В момент времени t=t₂ напряж-е на входе элемента Э2 достигает порог. знач-я U_пор. Элемент Э2 начинает переключаться. Напряж-е на выходе увелич-ся, что приводит к увел-ю вх. напряж-я элемента Э1. При достижении знач-я U_пор элемент Э1 также начинает переключаться. В течение короткого промежутка времени в схеме действует ПОС: увел-е напряж-я на выходе приводит к уменьш-ю напряж-й на выходе Q и входе элемента Э2 и к дальнейшему увел-ю . Т.к. коэф-т усиления в цепи обр. связи , то процесс носит регенеративный характер. После переключения на выходе Q лог.0, а на выходе лог.1. Произошел второй скачок. Схема вернулась в исх. сост-е. Т.к. цепь зарядки конд-ра С оказалась разорванной, то далее происходит восстан-е исх. сост-я мультив-ра, определяемое временем разрядки конд-ра С через малое вых. сопр-е элемента Э1 и диод VD, включенный в пр. направлении. При отсутствии диода разрядка конд-ра С происходила бы через рез-р R, на кот-м выделялось бы значительное напряж-е отр. полярности, что для ТТЛ-элементов недопустимо. Постоянная времени разрядки конд-ра С , где R_VDпр – сопр-е диода в пр. включении; – вых. сопр-е элемента Э1 при . Ориентировочно, время восстан-я исх. сост-я схемы мультив-ра: . Т.о., мультив-р в ждущ. реж. – это цифр. устр-во, кот-е явл-ся ген-ром одиночных имп-сов прямоуг. формы (более прямоугольную форму имеют сигналы на инв. выходе мультив-ра, что объясняется отсутствием конд-ра в его цепи). Длит-ть имп-сов определяется пар-рами времязадающей RC-цепи. Имп-с запуска должен иметь амплитуду и длит-ть достаточные для завершения в схеме мультив-ра этапов запуска первого скачка. След. имп-с запуска можно подавать после завершения всех перех. процессов в схеме. В осн. поле УГО проставлено обозначение функции ген-ра одиночных имп-сов. В левом доп. поле проставлены метки неинформац. выводов для подключения рез-ра и конд-ра. В правом доп. поле – метки неинформац. выводов для подключения ист-ка питания U_П и общего вывода 0V. Внутри УГО знак инв. динамич. входа показывает, что опрокидывание схемы происходит при переходе сигнала запуска из лог.1 в лог. 0. Существует неск-ко вар-тов схем мультив-ров в ждущ. режиме, каждая из кот-х имеет свою область применения. Вар-т схемы ждущ. мультив-ра на асинхр. RS-триггере с регулировкой длит-ти имп-са и врем. диаграммы, описывающие его работу, приведены на рис. В исх. сост-и уровень сигнала запуска (лог.1), схема находится в устойч. сост-и равновесия: конд-р заряжен до напряжения U_Сmах=U₁(В=1). В момент времени t=t₁ поступает короткий отр. импульс запуска , триггер опрокидывается в 1, при этом сигнал А=0 и конд-р С начинает разряжаться через малое вых. сопр-е элемента Э3 ), стремясь к уровню . В момент времени t=t₂ (t_и.зап<t₂-t₁) достиг-ся порог. уровень триггера, что вызывает его опрокидывание в 0, т.е. в исх. сост-е. Полностью исх. сост-е будет восстан-но после заряда конд-ра С через диод VD: t_вос=t_зарС=3(R_VDпр+r¹_вых)С. Если полагать, что r¹_вх>>R, а r⁰_вых<<R, то длит-ть имп-са t_и определится равенством: где: – уровни лог.1 и лог.0 по выходу; U_m – амплитуда имп. сигнала; – вх. порог. напряж-е, при кот-м ЛЭ переходит в сост-е лог.0; – статическая помехоустойчивость по уровню лог.0. Стабильность t_и в мультив-рах, выполненных на интегральных ЛЭ с разрядом времязадающего конд-ра С, определяется стабильностью амплитуды вых. перепада U_m и величиной запаса помехоустойч-ти триггера для отр. помех. Обе эти величины имеют разброс и меняются при изменениях и напряж-я питания, и рабочей температуры, поэтому очевидно, что стаб-ть работы интегр. мультив-ров заметно хуже, чем мультив-ров из дискр. деталей. Иногда возникает необх-ть в схеме мультив-ра в ждущ. реж. с механич. способом управления, напр., с помощью малогабаритных кнопок типа КМ. Вариант схемы такого ген-ра приведен на рис.

Н а ЛЭ Э1 и Э2 выполнена схема, устраняющая «дребезг контактов» при формировании имп-са запуска для мультив-ра в ждущ. реж. на синхр. D-триггере с динамич. управлением. Информац. вход D подключен к ист-ку питания, что обеспечивает на нем пост. уровень лог.1. На вход синхр-ции после кратковременного нажатия кнопки SB1 подается «чистый» имп-с полож. полярности. D-триггер в исх. сост-и, при отсутствии имп-са запуска имеет вых. сигналы: . Диод VD открыт, через вывод Q течет втекающий ток от ист-ка питания U_П через R4, R3 и сопр-е диода VD в пр. включении. Сопр-е рез-ра R4 значительно больше (R3+R_VDпр), поэтому можно считать, что напряж-е на конд-ре мало и по значению близко к напряж-ю на выходе Q , что соотв-ет уровню лог.0. После кратковрем. нажатия кнопки SB1 полож. перепадом имп-са запуска триггер опрокидывается в сост-е лог.1. Диод VD закрывается, появляется цепь для заряда конд-ра С от ист-ка питания через рез-р R с постоянной времени Напряж-е с конд-ра С подается на установочный вход R триггера. Когда напряж-е U_C превысит порог. уровень U_пор, D-триггер переключится в исх. сост-е и напряж-е на выходе Q примет значение уровня лог.0 ( ). Далее начинается процесс восстан-я исх. сост-я, в течение кот-го конд-р С разряжается через открывшийся диод VD, рез-р R3 (небольшой величины) и малое сопр-е откр. выхода Q триггера. Рез-р R3 ограничивает разрядный ток на предельно допустимом уровне I_вых.mах. Время восстан-я имеет небольшую величину, в чем заключается дост-во рассмотр. сх.

2. Статическая и динамическая оперативная память. Опер. память может строиться на микросхемах динамического (Dinamic Random Access Memory - DRAM) или статического (Static Random Access Memory - SRAM) типа. Статич. тип памяти обладает существенно более высоким быстродействием, но значительно дороже динамического. В статич. памяти элементы (ячейки) построены на различных вар-тах триггеров - схем с двумя устойч. со­ст-ми. После записи бита в такую ячейку она может пребывать в этом сост-и сколь угодно долго - необходимо только наличие питания. При обращении к микросхеме статич. памяти на нее подается полный адрес, кот-й при по­мощи внутр. дешифратора преобразуется в сигналы выборки конкр. ячеек. Ячейки статич. памяти имеют малое время срабатывания (единицы нс), однако микросхемы на их основе имеют низкую удельную емкость (единицы мегабит на корпус) и высокое энергопотребление. Поэтому статич. память исп-ся в основном в качестве МПной и буферной (кэш память). В динамич. памяти ячейки построены на основе полупроводниковых облас­тей с накоплением зарядов (своеобразных конд-ров), занимающих гораздо меньшую площадь, нежели триггеры, и практически не потребляющих энергии при хранении. Конд-ры расположены на пересечении вертикальных и горизон­тальных шин матрицы; запись и считывание инф-ции осуществляется подачей эл. имп-сов по тем шинам матрицы, кот-е соединены с элемента­ми, принадлежащими выбранной ячейке памяти. При обращении к микросхеме на ее входы вначале подается адрес строки матрицы, сопровождаемый сигналом RAS (Row Address Strobe - строб адреса строки), затем, через некоторое время - адрес столбца, сопровождаемый сигналом СAS (Column Address Strobe - строб адреса столбца). Поскольку конд-ры постепенно разряжаются (заряд сохраняется в ячейке в течение нескольких мс), во избежание потери хранимой ин­ф-ции заряд в них необходимо постоянно регенерировать, отсюда и название памяти - динамическая. На подзаряд тратится и энергия и время, и это снижает производительность системы. Ячейки динамич. памяти по сравнению со статич. имеют большее время срабатывания (десятки нс), но большую удельную плотность (порядка десятков мегабит на корпус) и меньшее энергопотребление. Динамич. память исп-ся для построения оперативных запоминающих устр-в осн. памяти ПК.