7.2.2. Разработка функциональной схемы операционной части алу

Разработка функциональной схемы заключается в выборе конкретных функциональных элементов и соединений.

Функциональная схема представлена на рис. 7.3.

Входами схемы являются линии шины управляющих сигналов: y₁ – y₇ (семь линий) и линия кода операции (на вход триггера кода операции/переполнения) из схемы УЧ АЛУ.

Кроме этого, схема использует магистральную двунаправленную шину данных (семь разрядов числа и знак).

Функции триггера кода операции и триггера признака переполнения объединяются в одном триггере кода операции/переполнения (Т/v). Это допустимо, так как код операции используется только в первых тактах, а признак переполнения только на последних тактах выполнения операции.

Анализ структурной схемы и графа микропрограммы показывает, что для построения схемы требуется:

• Два семиразрядных регистра на D-триггерах. Один из них должен иметь как прямые, так и инверсные выходы. Этот регистр (РегВ) предназначен для приема семи разрядов (с первого по седьмой) второго операнда. Второй регистр (РегА) может не иметь инверсных выходов. Он предназначен для хранения разрядов первого операнда. Для хранения результата можно использовать один из этих регистров.

• Два D-триггера для приема и хранения знаков операндов. Один из них должен иметь инверсный выход для реализации инвертирования знака результата при коррекции.

• Комбинационный семиразрядный сумматор (SM) с выходом переноса из старшего разряда SM(p₁) и входом переноса на младший разряд SM(р₇).

• Семиразрядный мультиплексор MSA на два входа для коммутации входов сумматора SM(В) на прием разрядов второго операнда (или результата) в прямом или дополнительном кодах.

Рис. 7.3. Функциональная схема операционной части устройства алгебраического сложения/вычитания восьмиразрядных целых чисел со знаком в прямом коде.

• Семиразрядный мультиплексор MSB на два входа для коммутации входов регистра второго операнда/результата (РегВ) на прием второго операнда с шины данных (ШД) или с выхода сумматора.

• Семиразрядную схему И для разъединения выходов регистра первого операнда с входами сумматора на время коррекции результата.

• Восьмиразрядную схему И (на схеме рис.1 обозначена как точка управления с входящей стрелкой) для разъединения выходов регистра результата (со знаком) с магистральной шиной данных.

• Синхронный D-триггер с входом сброса для фиксации кода операции в начале операции и хранения переноса с сумматора в такте суммирования.

Вопросы для самопроверки

1. Определите этапы проектирования операционной части АЛУ.

2. Определите понятие структурной схемы.

3. Определите понятие функциональной схемы.

4. Определите понятие принципиальной схемы.

5. Определите понятие графа микропрограммы.

8. Проектирование управляющей части алу

8.1. Способы построения управляющей части алу

Назначением управляющей части АЛУ является формирование по синхроимпульсам последовательности микрокоманд согласно микропрограмме заданной операции с учетом значений оповещающих сигналов с контрольных точек.

Формально управляющую часть для выполнения одной операции можно рассматривать как конечный автомат, определяемый:

1. выходным алфавитом (множеством микрокоманд) Y= y₁, y₂, …, y_i, …, y_n,

2. входным алфавитом (множеством сигналов оповещения) X= x₁, x₂, …, x_j, …, x_k,

3. алфавитом состояний, определяемым графом микропрограммы:

Q {q₀, q_1, q₂,…, q_i,… q_r,}, где q₀ – начальное состояние автомата,.

4. микропрограммой, определяющей:

• функцию переходов

q_i+1 = (q_i, x_i) или (как функцию времени) – Q(t+1) =  [Q(t), X(t)].

• функцию выходов (выходные сигналы автомата в состоянии q_i):

y_i = (q_i, x_i) или (как функцию времени) – Y(t) =  [Q(t), X(t)].

Для управляющей части универсального АЛУ задание конечного автомата дополняется входным алфавитом множества двоичных сигналов, задающих код операции: ₁, ₂, …, _m,

В соответствии с этим управляющие части АЛУ называют управляющими автоматами.

Существует два типа управляющих автомата:

• с жесткой или схемной логикой,

• с хранимой в памяти логикой.

Управляющий автомат с жесткой логикой или микропрограммный автомат (МПА)

Это устройство управления на основе конечного автомата. По сигналу начального пуска он начинает переходить из одного состояние в другое, так что на его выходе в каждом такте выдаются микрокоманды в соответствии с заданной микропрограммой.

Управляющий автомат с хранимой в памяти логикой

Управляющий автомат с хранимой в памяти логикой был разработан как метод проектирования управляющих устройств на основе конечных автоматов, но получил применение как новый вид управляющих автоматов. Состояние автомата представляется в виде ячеек памяти ячейками памяти, в которых хранятся микрокоманды и адреса условных или безусловных переходов в новое состояние. Условиями переходов являются значения оповещающих сигналов.

Проектирование таких устройств сводится к явному микропрограммированию и сохранению МК в памяти. Устройства, использующие этот метод, стали называться микропрограммными устройствами управления.

В первых ЭВМ использовался относительно небольшой набор простых команд, и устройства управления строились исключительно на основе конечных автоматов. По мере расширения набора команд, а главное, их усложнения по количеству используемых МК, микропрограммные устройства управления стали основными в ЭВМ третьего и четвертого поколения (построенных на дискретных полупроводниковых и интегральных схемах с малой степенью интеграции).

Микропрограммные устройства управления снижали стоимость ЭВМ, но в то же время сдерживали их быстродействие.

Переход на высокие частоты (мега и гигагерцы), конвейерную обработку и RISC-архитектуру (архитектуру команд с урезанным набором команд) привел к вытеснению ЭВМ с микропрограммными устройствами управления. Большинство современных ЭВМ имеют устройства управления на основе конечных автоматов.