
- •1. Представление информации в эвм
- •1.1. Общие положения
- •1.2. Цифровая форма представления информации
- •1.3. Системы счисления
- •1.3.1. Общие положения
- •1.3.2. Двоичная система счисления
- •1.3.3. Смешанные системы счисления
- •1.3.4. Таблицы сложения и умножения в двоичной системе счисления
- •1.3.5. Перевод чисел из одной системы счисления в другую
- •1.4. Способы представления чисел со знаком
- •1.4.1. Общие положения
- •1.4.2. Дополнительный код.
- •1.4.3. Обратный код
- •1.5. Формы представления числовых данных
- •1.5.1. Общие положения
- •1.5.2. Представление числовых данных с фиксированной запятой
- •1.5.3. Представление числовых данных с плавающей запятой
- •2. Представление символьной информации
- •3. Представление графической информация
- •4. Oсновы схемотехники
- •4.1. Основы математической логики
- •4.2. Логические элементы
- •4.3. Проектирование логических схем
- •4.3.1. Комбинационные схемы и конечные автоматы
- •4.3.2. Синтез комбинационных схем
- •4.4. Элементы памяти (триггеры)
- •С амыми универсальными и сложными являются jk-триггеры. Они могут строиться как со статическим, так и с динамическим управлением. Универсальный jk-триггер
- •4.5. Регистры
- •4.6. Счетчики
- •5. Арифметические основы эвм
- •5.1. Основные положения
- •5.2. Арифметические операции с плавающей запятой
- •5.3. Десятичная арифметика
- •5.4. Схемы выполнения основных операций над числами с фиксированной запятой в двоичной системе счисления
- •6. Теоретические основы проектирования устройств обработки информации
- •6.1. Микропрограммы выполнения арифметических операций
- •6.1.1. Структура арифметико-логического устройства (алу) эвм
- •6.2.1. Язык микроопераций для представления алгоритмов выполнения арифметических операций
- •7. Основы проектирования операционной части алу
- •7.1. Этапы проектирования
- •7. 2. Проектирование операционной части алу
- •7.2.1. Разработка структурной схемы операционной части алу
- •7.2.2. Разработка функциональной схемы операционной части алу
- •8. Проектирование управляющей части алу
- •8.1. Способы построения управляющей части алу
- •8.2. Проектирование управляющей части алу на основе конечных автоматов
- •8.2.1. Общие вопросы проектирования устройств управления на основе конечных автоматов
- •8.2.2. Основные этапы проектирования схем мпа
- •8.2.3. Проектирование мпа на основе автомата Мура
- •8.2.4. Проектирование мпа на основе автомата Мили
- •8.3. Проектирование микропрограммных устройств управления
- •8.3.1. Основные принципы работы микропрограммных устройств управления
- •8.3.2. Типы микропрограммных устройств управления
- •8.3.4. Кодирование поля микроопераций регистра микрокоманд
- •8.3.5. Кодирование поля адресов схемы формирования адресов микрокоманд
- •9. Глоссарий
С амыми универсальными и сложными являются jk-триггеры. Они могут строиться как со статическим, так и с динамическим управлением. Универсальный jk-триггер
JK-триггер имеет два информационных входа J и K, тактовый статический или динамический вход, чаще инверсный, и два асинхронных входа установки и сброса.
Обозначение JK-триггера с инверсным динамическим входом приведено на рис.4.18. Наклонная черта смотрит "слева направо сверху вниз". JK-триггер функционирует аналогично RS-триггеру, но в отличие от последнего, не имеет запрещенных комбинаций сигналов на входах.
Вход J функционально подобен входу S, а вход K – входу R RS-триггера. Но одновременная подача активных сигналов на этих входах приводит к переходу триггера в состояние противоположное исходному, т.е. объединение J и K входов JK-триггера превращает JK-триггер в Т-триггер.
4.5. Регистры
Регистры — это набор простейших запоминающих устройств (например, триггеров) для временного хранения двоичной информации в устройствах обработки информации. Регистры можно получать, объединяя в группы некоторое число триггеров. Основными видами регистров являются параллельные и последовательные регистры.
Параллельный регистр (рис. 4.19, 4.20) может быть построен на тактируемых (синхронных) D-триггерах. Число триггеров равно количеству разрядов записываемого в регистр двоичного числа. Значения разрядов ai (i = 1,2,…n) записываемого числа подаются на информационные D-входы всех соответствующих триггеров и фиксируются в разрядах регистра в них с приходом тактового импульса на входы синхронизации С. Для изменения записи числа в регистре требуется подача на D-входы значения разрядов другого числа и появление на С-входах следующего тактового импульса.
Рис. 4.19. Схема синхронного параллельного регистра
Рис.4.20. Схема параллельного регистра
Хранимая в регистре информация может читаться с регистра параллельно по разрядам с использованием выходов Qi.
Последовательный регистр
Последовательный (сдвигающий) регистр – это регистр, в котором запись информации производится в последовательном коде – разряд за разрядом. Разрядные триггеры регистра соединяются последовательно. С приходом тактового импульса C первый триггер записывает кодовый сигнал (0 или 1), находящийся в этот момент на его D-входе, а каждый следующий триггер переключается в состояние, в котором до этого находился предыдущий триггер. Каждый тактовый импульс сдвигает код числа на один разряд. Поэтому для записи N-разрядного числа требуется N тактовых импульсов.
Считывание хранимой в регистре информации можно производить двумя способами:
параллельно по разрядам, используя разрядные выходы регистра,
последовательно по разрядам.
Сдвиг информации может производиться или к младшим разрядам или к старшим разрядам. Возможна реализация комбинированного (реверсивного) сдвигающего регистра. В последовательном регистре имеется проблема быстрой очистки содержимого регистра. Для решения этой проблемы возможно использование асинхронного параллельного сброса разрядов регистра. Возможно и совмещение последовательного и параллельного регистров (Рис 4.21).
Рис. 4. 21. Схема синхронного последовательного регистра с параллельным сбросом