
- •1. Представление информации в эвм
- •1.1. Общие положения
- •1.2. Цифровая форма представления информации
- •1.3. Системы счисления
- •1.3.1. Общие положения
- •1.3.2. Двоичная система счисления
- •1.3.3. Смешанные системы счисления
- •1.3.4. Таблицы сложения и умножения в двоичной системе счисления
- •1.3.5. Перевод чисел из одной системы счисления в другую
- •1.4. Способы представления чисел со знаком
- •1.4.1. Общие положения
- •1.4.2. Дополнительный код.
- •1.4.3. Обратный код
- •1.5. Формы представления числовых данных
- •1.5.1. Общие положения
- •1.5.2. Представление числовых данных с фиксированной запятой
- •1.5.3. Представление числовых данных с плавающей запятой
- •2. Представление символьной информации
- •3. Представление графической информация
- •4. Oсновы схемотехники
- •4.1. Основы математической логики
- •4.2. Логические элементы
- •4.3. Проектирование логических схем
- •4.3.1. Комбинационные схемы и конечные автоматы
- •4.3.2. Синтез комбинационных схем
- •4.4. Элементы памяти (триггеры)
- •С амыми универсальными и сложными являются jk-триггеры. Они могут строиться как со статическим, так и с динамическим управлением. Универсальный jk-триггер
- •4.5. Регистры
- •4.6. Счетчики
- •5. Арифметические основы эвм
- •5.1. Основные положения
- •5.2. Арифметические операции с плавающей запятой
- •5.3. Десятичная арифметика
- •5.4. Схемы выполнения основных операций над числами с фиксированной запятой в двоичной системе счисления
- •6. Теоретические основы проектирования устройств обработки информации
- •6.1. Микропрограммы выполнения арифметических операций
- •6.1.1. Структура арифметико-логического устройства (алу) эвм
- •6.2.1. Язык микроопераций для представления алгоритмов выполнения арифметических операций
- •7. Основы проектирования операционной части алу
- •7.1. Этапы проектирования
- •7. 2. Проектирование операционной части алу
- •7.2.1. Разработка структурной схемы операционной части алу
- •7.2.2. Разработка функциональной схемы операционной части алу
- •8. Проектирование управляющей части алу
- •8.1. Способы построения управляющей части алу
- •8.2. Проектирование управляющей части алу на основе конечных автоматов
- •8.2.1. Общие вопросы проектирования устройств управления на основе конечных автоматов
- •8.2.2. Основные этапы проектирования схем мпа
- •8.2.3. Проектирование мпа на основе автомата Мура
- •8.2.4. Проектирование мпа на основе автомата Мили
- •8.3. Проектирование микропрограммных устройств управления
- •8.3.1. Основные принципы работы микропрограммных устройств управления
- •8.3.2. Типы микропрограммных устройств управления
- •8.3.4. Кодирование поля микроопераций регистра микрокоманд
- •8.3.5. Кодирование поля адресов схемы формирования адресов микрокоманд
- •9. Глоссарий
4.4. Элементы памяти (триггеры)
Электронные цифровые элементы памяти – триггеры являются простейшими автоматами. Триггеры используются в ЭВМ в качестве ячеек быстрой статическойпамяти, элементов последовательностных схем, таких, как регистры сдвига, или счетчики. Их выходные сигналы зависят не только от комбинаций входных сигналов, но и от значений самих выходных сигналов в предшествующий момент времени.
Триггером называют последовательностную схему с положительной обратной связью и двумя устойчивыми состояниями 0 и 1 (то есть триггер обладает свойством памяти). В общем случае триггер может иметь асинхронные входы предварительной установки, тактовый (синхронизирующий) и информационные входы. К основным типам триггеров относятся:
триггер с раздельной установкой состояний (RS-триггер),
триггер "защелка" (D - триггер),
универсальный триггер (JK - триггер),
триггер со счетным входом (T - триггер).
По способу записи информации триггеры подразделяются на асинхронные и синхронные или тактируемые, а по способу управления - на триггеры со статическим управлением (единичным или реже нулевым уровнем тактового сигнала) и триггеры с динамическим управлением (положительным - из 0 в 1, или отрицательным - из 1 в 0) фронтом тактового сигнала. В последнем случае говорят о триггерах с прямым или инверсным динамическим входом управления.
Триггеры подразделяются
по способу записи информации на
на асинхронные
синхронные или тактируемые,
по способу управления на
на триггеры со статическим управлением (единичным или реже нулевым уровнем тактового сигнала)
триггеры с динамическим управлением фронтом тактового сигнала.
Фронт может быть положительным - из 0 в 1, или отрицательным - из 1 в 0 В последнем случае говорят о триггерах с прямым или инверсным динамическим входом управления.
Основу триггера составляет кольцевая схема из двух инверторов (рис.4.10). Если левый инвертор на выходе имеет единичный сигнал, то он передается на вход правого инвертора. На выходе правого формируется нулевой сигнал, который передается (по цепи обратной связи) на вход левого инвертора. На выходе левого инвертора подтверждается единичный сигнал. Таким образом, это состояние является устойчивым состоянием, которое может сохраняться сколько угодно долго.
Рис.4.10. Элемент с двумя устойчивыми состояниями
В силу симметрии схемы возможно второе устойчивое состояние, при котором на выходе левого инвертора сохраняется нулевой сигнал, а на правом выходе правого – единичный. Следовательно, представленная схема является схемой элемента с двумя устойчивыми состояниями. Но это еще не триггер. Триггер должен содержать входы, сигналами на которых можно управлять состоянием триггера.
Асинхронный триггер RS-триггер
Асинхронный триггер с раздельной установкой состояний (RS-триггер) имеет два входа:
S (set) – установить (в единичное состояние),
R (reset) – сбросить (установить в исходное состояние).
В табл. 8 представлены переходы RS-триггера, а на рис.4.11 – схема и обозначение RS-триггера на функциональных схемах.
Таблица 8. Переходы RS-триггера
t |
t+1 |
||
R |
S |
Q(t) |
Q(t+1) |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
не определено |
1 |
1 |
1 |
не определено |
Рис. 4.11. Структурная схема и обозначение RS-триггера.
Для RS-триггера существует комбинация входных сигналов (два единичных сигнала, поданных одновременно на входы R и S), которая переводит триггер в неопределенное (неустойчивое) состояние. Это запрещенная комбинация. При этих комбинациях этой комбинации входных сигналов триггер может случайным образом перейти в любое из двух состояний. Для правильного функционирования триггера появление запрещенной комбинации на его входах должно быть исключено.
Синхронный RS-триггер с дополнительным входом установки исходного состояния.
Асинхронные триггеры имеют недостаточную защищенность от помех на входных линиях. Для повышения помехозащищенности триггеров в их схему вводят синхронизацию (управление). Изменение состояния синхронного триггера допускается только во время подачи синхросигналов С.
Схема синхронного RS-триггера и его обозначение на функциональных схемах представлены на рис.4. 12.
Рис. 4.12. Схема и обозначение синхронного RS-триггера на функциональных схемах
Синхронный RS-триггер имеет два информационных входа R и S и вход синхронизации С. Кроме этого, триггер может иметь дополнительные несинхронизируемые входы R и S. В этом случае запись в триггер может производиться с использованием синхронизируемых входов R и S при отсутствии активных сигналов на несинхронизируемых входах, или при использовании с использованием несинхронизируемых входов при C=0.
D-триггер
D
-триггер
имеет один информационный вход D
и вход синхронизации С. Схема
D-триггера и обозначения
его на функциональных схемах показаны
на рис. 4.13.
Рис. 4.13. Схема, условное обозначение на функциональных схемах и таблица переходов D-триггера
Если С = 0, то состояние D-тригтера устойчиво и не зависит от сигнала на его информационном входе (режим хранения информации). При подаче на вход синхронизации сигнала C = 1, информация на прямом выходе Q будет повторять сигнал, подаваемый на вход D (режим записи) входной информации). Часто режим записи называют режимом защелкивания входной информации, а сам D-триггер – защелкой.
Рассмотренный вариант D-триггера называется D-триггером со статическим управлением. Отметим, что, если в схеме D-триггера убрать вход синхронизации, то схема теряет свойства элемента памяти. По этой причине асинхронных D-триггеров не бывает, а определение "синхронный" по отношению к D-триггеру является избыточным.
D-триггер с дополнительными RS входами
Реализация D-триггера с
использованием RS- триггера связана с
увеличением состава схемы на один
инвертор, увеличением числа входов (до
трех) в схемах И-НЕ. Реализация D-триггера
с использованием RS- триггера связана с
увеличением состава схемы на один
инвертор и увеличением числа входов в
схемах И-НЕ до трех.. Схема D-триггера,
дополненная асинхронными инверсными
входами установки
и сброса
,и
ее обозначение на функциональных схемах
представлены на рис. 4.14.
Рис. 4.14. Схема D-триггера с дополнительными входами
Если на вход подать активный сигнал 0, а на вход единицу – активный сигнал 1, то D-триггер устанавливается в единичное состояние (Q=1) независимо от сигналов на остальных входах схемы.
Сигналы D и С не влияют на этот процесс. В силу этого, асинхронные входы и имеют наивысший приоритет.
Вследствие симметричности асинхронных связей, аналогично протекает процесс при =0 и =1, но D-триггер, естественно, сбрасывается (Q = 0).
При значениях ( =1) и ( =1) RS-триггер "отключается" и схема функционирует, как D-триггер.
Двухтактный D-триггер
Во многих схемах, например, в регистрах сдвига, устойчивая работа триггера возможна, только если занесение в него новой информации осуществляется после передачи информации о его состоянии в следующий триггер. В этих случаях можно использовать или двухтактные триггеры, или триггеры с динамическим управлением.
На рис.4.15. представлена схема и обозначение двухтактного D-триггера на функциональных схемах.
Рис.4.15. Схема двухтактного синхронного D-триггера и его обозначение
на функциональных схемах.
Двухтактный D-триггер
содержит два однотактных триггера (на
рисунке отмечены пунктирными линиями)
и инвертор в цепи синхронизации. При
С=1 входная информация заносится на
в первый триггер, а во втором триггере
еще сохраняется старая информация,
гарантируя ее передачу на следующий
триггер. После окончания активного С=1,
становится активным сигнал синхронизации
с выхода инвертора
=1,
который записывает входную информацию
(с задержкой на время действия С=1)
на во второй триггер, который и является
элементом хранения.
D-триггер с динамическим управлением
Двухтактные триггеры позволяют в значительной степени решать вопросы, связанные с особыми ситуациями при передаче и обработке информации с использованием триггерных схем. Но в некоторых ситуациях более эффективно использование схем с динамическим управлением.
В динамических схемах, в частности, в D-триггерах, запись входной информации, в зависимости от схемы, производится по одному из фронтов синхроимпульса (возрастающему или спадающему).
На схемах динамический вход управления обозначается или наклонной чертой (с наклоном, соответствующим активному перепаду сигнала синхронизации), или стрелкой (рис. 4.16)
При постоянном значении синхроимпульса или при противоположном перепаде сигнала триггер хранит предыдущую информацию. Промышленно выпускаемые триггеры дополняются асинхронными инверсными входами установки и сброса и .
Т-триггер
Это триггер со счетным входом. Он имеет вход Т (счетный вход), причем по каждому единичному входному сигналу триггер меняет свое состояние на обратное. Простейший Т-триггер можно получить на основе двухтактных триггеров: RS-триггера или D-триггера. Схема Т-триггера на основе двухтактного RS-триггера (несинхронного и синхронного) и обозначение Т-триггера на функциональных схемах представлены на рис. 4.16. На рис. 4.17. представлена схема Т-триггера на основе двухтактного D-триггера.
Рис. 4.16. Схема асинхронного и синхронного Т-триггеров и обозначение Т-триггера
Рис. 4.17. Схема Т-триггера на основе D-триггера
Как и D-триггеры, Т-триггеры могут строиться со статическим управлением или с динамическим управлением.