- •Базовые понятия компьютерных систем. Классификация компьютерных систем.
- •Основные характеристики процессора
- •Основные компоненты программного обеспечения
- •Структура по
- •Системы счисления
- •Представление двоичных чисел
- •Дробные числа.
- •Аналоговые устройства
- •Цифровые устройства
- •Роль математики и логики в создании кс.
- •Битовые строки
- •Формы представления переключательной функции
- •Минимализация функции алгебры логики (фал)
- •Понятие «Базис»
- •Триггеры
- •Асинхронные rs-триггеры с инверсными входами
- •Регистры
- •Сдвиговые регистры (сдвигающие)
- •Счётчик
- •Сумматоры
- •Шифратор MxN (Coder – cd)
- •Принципиальная схема компьютера (кс)
- •Команда
- •Локальная операция
- •Процессор
- •Двухадресный процессор
- •Двухадресный процессор 1-ого типа
- •Двухадресный процессор 2-ого типа
- •Процессоры с регистрами общего назначения (рон)
- •Система команд фиксированной длинны
- •Система команд разной длины. Битовая память.
- •Косвенные, непосредственные, относительные адреса
- •Использование команд
- •Непосредственный адрес
- •Относительный адрес
- •Формат для относительной адреса:
- •Пересылки
- •Обмен с внешней памятью
- •Команды передачи управления Циклы
- •Блок – схема разветвления
- •Переадресация
- •Цикл итерационного типа
- •Цикл смешанного типа
- •Косвенные адреса
- •Автоинкремент/декремент
- •Индексный регистр
- •Подпрограммы и ввод/вывод
- •Сохранение адреса возврата в регистре
- •Использование стеков
- •Передача параметров
- •Операции ввода/вывода
- •Программно управляемый ввод/вывод
- •Сегментная организация памяти
- •Кэш прямого отображения
- •Ассоциативный кэш
- •Организация процессора Конвейер команд
- •Задержка работы устройств
- •Конфликты по ресурсам
- •Явный конфликт по данным
- •Передача управления
- •Условный переход
- •Основные направления развития системы команд
- •Архитектура с командным словом сверх большой длины
Организация процессора Конвейер команд
Развитие КС заставило внести изменения в конструкцию процессора:
Обработка команды разделяется на отдельные независимые шаги. Обрабатывающие устройства разделяются на отдельные блоки, каждый выполняет один шаг.
Вводятся специальные буферные ЗУ как посредники между блоками. Блок, заканчивает свой шаг, передает результаты в буфер и обрабатывает следующий.
Цель разбиения на шаги - построение конвейера команд. Процессор делится на отдельные блоки, каждый выполняет один шаг команды. Число шагов (ступеней конвейера) от 10 и более (Pentium 4-20 шагов).
Рассмотри четырехступенчатый конвейер:
F(Fetch) |
|
|
|
D(decode) |
|
|
|
E(execute) |
|
|
|
W(write) |
В ыборка команд |
|
|
Декодирование и выборка операндов |
|
|
В ыполнение операции |
|
|
Запись результатов |
|||
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|||||||
|
|
B1 |
|
|
|
B2 |
|
|
|
B3 |
|
|
F,D,E,W – обрабатывающие блоки;
B1, B2, B3 – буфер
Схема работы конвейера
1 |
F1 |
D1 |
F1 |
W1 |
|
|
|
|
|
2 |
|
F2 |
D2 |
E1 |
W2 |
|
|
|
|
3 |
|
|
F3 |
D3 |
E3 |
W3 |
|
|
|
4 |
|
|
|
F4 |
D4 |
E4 |
W4 |
|
|
5 |
|
|
|
|
F5 |
D5 |
E5 |
W5 |
Время такты |
|
|
|
|
|
|
|
|
|
|
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
Очевидно, что конвейер увеличивает быстродействие процессора в 4 раза, если число ступеней равно четырем. Однако, есть проблемы, вызываемые задержками конвейера:
Задержка работы устройств – выполнение некоторых шагов более, чем за один такт
Конфликт по ресурсам
Явный конфликт по данным