
- •I. Связь ядра и внешних устройств:
- •II. Способ построения ядра:
- •Шестнадцатеричную) систему счисления.
- •Прямой, обратный, дополнительный коды.
- •Дополнительный код.
- •Логические функции.
- •Триггеры.
- •Регистры.
- •Приём и передача информации из регистра в регистр.
- •Запись информации в с одного регистра на другой регистр.
- •Дешифратор.
- •Сумматор.
- •Счётчики.
- •Принципы организации памяти эвм.
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •Способы адресации.
- •1. Прямая адресация.
- •2. Непосредственная адресация.
- •3. Косвенная адресация.
- •4. Регистровая адресация.
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •5. Базовая адресация.
- •6. Индексная адресация.
- •7. Базово-индексная адресация.
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8. Косвенно-регистровая адресация.
- •Организация алу
- •I Выполнение операций в алу для чисел с фиксированной точкой алу для выполнения операций сложения и вычитания над числами с фиксированной точкой.
- •Одноразрядный сумматор
- •Алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде
- •1 Этап.
- •2 Этап.
- •Деление чисел с фиксированной точкой. Деление с восстановлением остатка и без.
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Структурная схема алу . (Для 2-ого случая).
- •Внешние прерывания
- •Организация в/в
- •Канальная команда
- •Сеанс начальной выборки
- •Сеанс связи по запросу ву
- •Магистральный ввод/вывод
- •Радиальный ввод/вывод
- •Микропроцессоры.
- •Intel 8086,8088
- •Intel 80286
- •1 Команда 2 команда
- •Intel 80386 dx
- •Intel 80386 sx
- •Intel 80486 dx
- •1.Многомашинные комплексы.
- •Видеорежимы.
Регистры.
Регистр-устройство, предназначенное для хранения, приёма, выдачи машинных слов, а также рядов вспомогательных операций- например, сдвиг.
Регистр состоит из триггеров, число которых равно числу разрядов в машинном слове.
Приём и передача информации из регистра в регистр.
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |

0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
PA
Запись информации в с одного регистра на другой регистр.
Возьмём регистры, построенные на D-триггерах. Необходимо информацию с регистра A
переписать на регистр B.
S 1 Q
D 1
C Т
R Q
S 1 1
D
C Т
R
S 1
D 1
C Т
R
S 1 1
D
C Т
R
S 0
D 0
C Т
R
S 0 0
D
C Т
R
Триггер начинает работать после сигнала синхронизации. Для получения числа в обратном коде снимаем информацию с инверсного выхода.
Для RS триггера выход Q соединяется с выходом S, а Q c R. Тогда при наличии сигнала синхронизации число с одного регистра будет записано на другой.
Сдвиг информации в регистре.
0 0 1 1
S 1 Q S 1 S 0
D D D
C Т C Т C Т
R Q R R
Информация в ЭВМ может храниться либо в прямом, либо в параллельном коде.
При использовании параллельного кода для хранения одного разряда информации используется 1 триггер, и при передаче машинных слов нужно задать столько шин, сколько разрядов в слове, т.е. одновременно(параллельно) все разряды машинного слова с одного регистра переписываются на другой регистр.
При использовании последовательного кода существует только один триггер и одна шина передачи для одного разряда. Каждый такт по этой шине последовательно передаётся один з другим разряды.
Дешифратор.
Дешифратором называется устройство, которое имеет n входов и m выходов, где m=2n. Дешифратор позволяет код, подаваемый на вход, преобразовывать в сигнал на одном из выходов, номер которого соответствует этому коду.
n=3 m=8
x0 1 0 y0
|
|
|
0 1 |
||
|
||
1 |
|
|
|
||
|
||
|
||
|
||
|
y1
x1 y2
.
x2 1 .
.
. y7
на входе(101) – на 5 выходе будет 1
Пример:
000 y0= xn 1...x2 x1 x0
001 y1= xn 1...x2 x1 x0
010 y2= xn 1...x2 x1 x0
111 ym-1= xn 1...x2 x1 x0
Комбинационная схема.
xn
1
xn 1 x2
x2 x1
x1 x0 x0
y0
y1
y2
.
.
ym-1
Л6