Магистральный ввод/вывод

_{ЦП ОП ВУ ВУ}

^…

_{Общая шина}

Через общую шину могут обслуживаться одновременно только 2 устройства. Поэтому, в отличие от предыдущего случая, параллельное совмещение по времени выполнения программы в ЦП и ввод/вывод невозможно.

В каждый момент времени одно устройство является ведущим, а остальные являются ведомыми, за исключением ОП, которая всегда ведомая.

В общей шине выделяют 4 группы шин:

1. Шины данных

2. Шины управления

3. Адресные шины

4. Шины арбитража

Шины данных:

По шинам данных в параллельном коде данные пересылаются между ведущим и ведомым устройствами.

Шины управления предназначены для передачи управляющих сигналов.

Адресные шины:

При данном способе ввода/вывода существует единое адресное пространство для всех устройств. Следовательно, здесь не нужны специальные команды в/в, а достаточно команды move (команда пересылки), а адреса определяют между какими устройствами осуществляется передача. В этом заключается отличие от радиального в/в.

Шины арбитража:

_{См. стековый механизм прерывания.}

ЗПn

: ЗП1

_ЦП ^:

_{ВУ ВУ}

РП1

ВУ, готовое к приему или передаче 1-2 байт информации, выставляет сигнал прерывания на шину запроса. Запрос обрабатывается (см. лекцию №2) и в качестве программы обработки прерывания будет выступать программа в/в, под управлением которой 1-2 байт информации будет передаваться между двумя устройствами. Такой программно управляемый в/в характерен для медленных устройств. Для быстродействующих систем используют прямой доступ к памяти. Быстродействующие устройства подключаются к специальной шине запроса на прерывание, которая имеет наивысший приоритет. При поступлении запроса на шину прямого доступа к памяти общая шина освобождается для в/в. Однако программа обрабатываемая в ЦП с обработки не снимается, т.е. стековый механизм реализации прерывания в этом случае не работает. Под управлением контроллера ВУ происходит обмен данными между двумя устройствами. При этом контроллер ВУ содержит РА, в который записывается адрес начала массива в ОП, и регистр, в котором хранится длина передаваемого массива. При передаче 1 байта Дл

массива уменьшится на 1, а адрес увеличится на 1. Как только Дл массива станет равна нулю, пересылка заканчивается.

Радиальный ввод/вывод

_ОП

_{ЦП К}

_ВУ

Микропроцессоры.

Выделяют два основных направления:

- однокристальные

- секционированные

Секционированные микропроцессоры:

на одном кристалле выполнен полностью микропроцессор (мп) на ограниченное кол-во разрядов ( например 4) Секции соединяются между собой , следовательно происходит наращивание разрядности мп до требуемого числа разрядов. Программирование ведется на микропрограммном уровне.

Однокристальные микропроцессоры:

весь процессор выполнен на одном кристалле. Программа ведется на уровне машинных команд. На 1-ой ступени развития целиком мп не удавалось выполнить на одном кристалле, тогда мп был разделен «горизонтальными плоскостями»

Микропроцессоры серии INTEL.

м/п	Год выпуска	Частота МГц	Кол-во транзисторов тыс.шт	Разряд шины	Размер адресного пространства	Примечания
Intel 8086	1978	5-10	29	Внутр внешн 16/16	1Мбайт	20 разрядов адресная шина
Intel 8088	1980	5-8	29	16/8	1Мбайт	Встал в основе PC-XT
80286	1982	10-16	134	16/	16Мбайт	Шина адреса 24 разряда, исп в PC-AT
80386DX	1985	20-33	275	32/32	4Гбайт	Шина адреса 32 разряда
80386SX	1988	20-30	275	32/16	4Гбайт
80486DX	1989	25-50	1200	32/32	4Гбайт
80486DX2 DX4		До 133
80486SX	1991	До 33	1200	32/32	4Гбайт
Pentium	1993	150-200	3.1 млн	32/	4Гбайт
Pentium Pro	1995	150- 200	5.5 млн +15.5млн или 31млн	32/	64Гбайт	5.5 млн на осн кристалле 15.5млн(КЭШ

						256Кб) 31млн(КЭШ 500Кб)
Pentium MMX	1996	166- 266	4.5 млн.	32/	64 Гбайт
Pentium 2	1997	233-466	7 млн.	32/	64 Гбайт
Celeron	1988	266-300
Pentium III	1999	500- 1000	8.2 млн	----//--- -	----//----