
- •I. Связь ядра и внешних устройств:
- •II. Способ построения ядра:
- •Шестнадцатеричную) систему счисления.
- •Прямой, обратный, дополнительный коды.
- •Дополнительный код.
- •Логические функции.
- •Триггеры.
- •Регистры.
- •Приём и передача информации из регистра в регистр.
- •Запись информации в с одного регистра на другой регистр.
- •Дешифратор.
- •Сумматор.
- •Счётчики.
- •Принципы организации памяти эвм.
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •Способы адресации.
- •1. Прямая адресация.
- •2. Непосредственная адресация.
- •3. Косвенная адресация.
- •4. Регистровая адресация.
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •5. Базовая адресация.
- •6. Индексная адресация.
- •7. Базово-индексная адресация.
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8. Косвенно-регистровая адресация.
- •Организация алу
- •I Выполнение операций в алу для чисел с фиксированной точкой алу для выполнения операций сложения и вычитания над числами с фиксированной точкой.
- •Одноразрядный сумматор
- •Алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде
- •1 Этап.
- •2 Этап.
- •Деление чисел с фиксированной точкой. Деление с восстановлением остатка и без.
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Структурная схема алу . (Для 2-ого случая).
- •Внешние прерывания
- •Организация в/в
- •Канальная команда
- •Сеанс начальной выборки
- •Сеанс связи по запросу ву
- •Магистральный ввод/вывод
- •Радиальный ввод/вывод
- •Микропроцессоры.
- •Intel 8086,8088
- •Intel 80286
- •1 Команда 2 команда
- •Intel 80386 dx
- •Intel 80386 sx
- •Intel 80486 dx
- •1.Многомашинные комплексы.
- •Видеорежимы.
8. Косвенно-регистровая адресация.
Ai
коп Ri
В адресном поле команды задаётся номер РОНа, в котором хранится адрес ячейки ОП,
где находится операнд.
Структурная схема.
коп Xi
РОНы
адрес
Адрес операнда ф ОП
операнд
Xi операнда
операнд АЛ
У
Л10
ОРГАНИЗАЦИЯ УСТРОЙСТВА УПРАВЛЕНИЯ.
Центральный процессор, как и любое другое устройство обработки цифровой
информации, включает в себя две основные части: Операционную часть(операционное устройство) Управляющую часть(устройство управления).
Операционная часть состоит из регистров, счетчиков, сумматоров, дешифраторов и
связей между ними.
Операционная часть функционирует под воздействием управляющих сигналов,
которые вырабатывает управляющее устройство.
Операционная часть выполняет заданную микропрограмму, состоящую из микрокоманд.
Микрокоманда включает в себя одну или несколько микроопераций.
Микрооперация – это элементарная функциональная операция, выполняемая под воздействием одного управляющего сигнала в течение одного такта.
Если в течение одного такта выполняется несколько микроопераций под воздействием различных управляющих сигналов, то они объединяются в одну микрокоманду.
Устройство управления(УУ) служит для выработки последовательности управляющих сигналов, под воздействием которых выполняются микрооперации.
В зависимости от способа выработки управляющего сигнала различают 2 основных подхода к построению УУ:
Микропрограммная реализация УУ
Аппаратная реализация УУ(схемная реализация или УУ с жёсткой логикой)
Микропрограммная реализация устройства управления.Схема Уилкса.
Введем обозначения:
РАМК - регистр адреса микрокоманд.
РМК – регистр микрокоманд
Основой микропрограммного УУ является память микрокоманд. Наиболее частый
у п р а в л . ч а с т ь а д р е с н . ч а с т ь
Р М К
Р
А Д ш
М
К
V 4 V 3 V 2 V 1
0 0 0
0 0 1
0 1 0
0 1 1
У п р а в л я ю щ а я ч
а с т ь А д р е с н а я ч а с т ь
случай- память микрокоманд реализуется в виде запоминающего устройства.
Условно на рисунке горизонтальными линиями показаны ячейки памяти, в каждой из которых закодирована одна микрокоманда, выполняемая за один такт.
Каждая микрокоманда включает в себя 2 части:
Управляющая часть
Адресная часть
В управляющей части будут кодироваться управляющие сигналы, которые затем подаются на вентили в Оперативную Часть Центрального Процессора.
В адресной части кодируется адрес ячейки памяти, где хранится следующая выполняемая микрокоманда.
Этот адрес из регистра микрокоманд(РМК) через линию задержки в следующем такте поступает на РАМК. И после его дешифрации из памяти микрокоманды, в соответствии с этим адресом на РМК считывается очередная микрокоманда.
Из управляющей части микрокоманды управляющие сигналы подаются на вентили в операционную часть ЦП, а из адресной части на регистр адреса микрокоманд в следующем такте заводится адрес следующей выполняемой микрокоманды.
Классификация микропрограммных устройств управления
1) по способу организации управляющей части
1.Горизонтальное УУ
Для каждого управляющего сигнала в управляющей части отводится отдельный разряд . Если в некотором такте управляющий сигнал должен быть =1, то в соответствующем разряде записывается 1. Таким образом, количество разрядов в управляющей части соответствует числу управляющих сигналов.
При такой организации можно совмещать микрооперации во времени.
Достоинства: Быстродействие за счёт возможности сокращения микропрограммы во времени и уменьшения длины микропрограммы.
Недостатки: Требуется большая ёмкость памяти микрокоманды, так как реально совместить большое количество микроопераций в одной микрокоманде не удаётся. Поэтому в основном память заполнена 0, т.е. не рациональное использование памяти.
2.Вертикальное УУ
В управляющей части кодируется номер управляющего сигнала. В одном такте совмещение микроопераций невозможно.
Достоинства: Сократился объём памяти микрокоманд.
Недостатки: За счёт увеличения длины микрокоманды быстродействие данного подхода хуже. На выходе управляющей части необходимо поставить дешифратор.
3.Горизонтально-вертикальное УУ
Все микрооперации разбиваются на группы, и внутри одной группы используется вертикальный подход, а в 1 микрокоманде для разных групп используется горизонтальный подход. Т.е. в одной микрокоманде можно выполнять различные микрооперации, относящиеся к различным группам.
2) Однофазные и многофазные УУ
В многофазных УУ такт разбивается на подтакты или фазы. На 1-ой фазе выполняются независимые микрооперации, а на различных фазах выполняются зависимые микрооперации.
В однофазных УУ на одном такте могут выполняться только независимые микрооперации.
3) Статические и динамические УУ
В статических используется постоянная память, т.е нельзя менять микропрограмму.
В динамических используется оперативная память и возможна перезапись.
Л11
Пример реализации УУ оперативной части центрального процессора при выполнении двухадресной команды формата регистр-регистр.Результат записывается на место второго операнда.
1.Горизонтальное микропрограммное УУ
ОП
Р
А ЗМ П
Чт
Р Зп
Ч
П
V2
V13
V7
V1 V3
V8 V10
V12
СчК КОП
+n
R1 R2 РК
P1 P2
V4 V5 V9
V11
Чт
РОНы
V6
РАРП
РЧРП
PC
1 этап. Выбор команды из памяти. V1 РАП:=СчК
V2 РЧП:=Чт(РАП)
V3 РК:=РЧП
V4 СчК:=СчК+n
2 этап. Дешифрация кода операции.
3 этап. Формирование исполнительного адреса и выбор операндов. V5 РАРП:=РК (R1)
V6 РЧРП:=Чт (РАРП) (выбор адреса первого операнда из РОНов)
V7 РАП:=РЧРП
V2 РЧП:=Чт (РАП) (выбор первого операнда из ОП)
V8 Р1:=РЧП
V9 РАРП:=РК (R2)
V6 РЧРП:=Чт (РАРП) (выбор адреса второго операнда из РОНов)
V7 РАП:=РЧРП
V2 РЧП:=Чт (РАП) (выбор второго операнда из ОП)
V10 Р2:=РЧП
4 этап. Выполнение операции в АЛУ.
V11 РС=Р1 операция Р2
5 этап. Запись результата.
V12 РЧП:=РС
V13 Зп (РАП)=РЧП
Совместим микрооперацию во времени.
1 этап. Выбор команды из памяти
V1 РАП:=СчК
V2 РЧП:=Чт(РАП)
V3, V4 РК:=РЧП, СчК:=СчК+n
2 этап. Дешифрация кода операции
3 этап. Формирование исполнительного адреса и выбор операндов
V5 РАРП:=РК(R1)
V6 РЧРП:=Чт(РАРП)
V7,V9 РАП:=РЧРП,РАРП:=РК(R2)
V2,V6 РЧП:=Чт(РАП), РЧРП:=Чт(РАРП)
V7 ,V8 РАП:=РЧРП,Р1:=РЧП
V2 РЧП:=Чт(РАП)
V10 Р2:=РЧП
4 этап. Выполнение операции в АЛУ
V11 РС:=Р1 операция Р2
5 этап. Запись результатов
V12 РЧП:=РС
№ Т |
Vi |
T1 |
V1 |
T2 |
V2 |
T3 |
V3,V4 |
T4 |
V5 |
T5 |
V6 |
T6 |
V7,V8 |
T7 |
V2,V6 |
T8 |
V7,V8 |
T9 |
V2 |
T10 |
V10 |
T11 |
V11 |
T12 |
V12 |
T13 |
V13 |
V13 Зп(РАП):=РЧП Получилось всего 13 тактов.
Схема
Уилкса
Вначале на РАМК подаётся адрес первой выполняемой микрокоманды(0000). После дешифрации эта микрокоманда считывается из памяти микрокоманды на РМК . При этом управляющий сигнал V1=1, а все остальные =0. Управляющий сигнал V1 поступает на соответствующий вентиль в операционную часть ЦП. И в этом такте срабатывает только одна пересылка, сработает только одна микрооперация- информация с Счётчика Команд(СчК) будет передана на РАП. Т.к. все остальные управляющие сигналы равны 0, то другие микрокоманды выполняться не будут. В адресной части для данной микрокоманды закодирован код 0001,что соответствует адресу ячейки, где хранится следующая, т.е. вторая выполняемая микрокоманда.И далее проделываем аналогичные действия.
2.Вертикальное микропрограммное УУ
Здесь совмещение микроопераций невозможно.
№ Т |
Vi |
Т1 |
V1 |
Т2 |
V2 |
Т3 |
V3 |
Т4 |
V4 |
Т5 |
V5 |
Т6 |
V6 |
Т7 |
V7 |
Т8 |
V2 |
Т9 |
V8 |
Т10 |
V9 |
Т11 |
V6 |
Т12 |
V7 |
Т13 |
V2 |
Т14 |
V10 |
Т15 |
V11 |
Т16 |
V12 |
Т17 |
V13 |


Л12
Выполнение перехода на микропрограммном уровне.
В том случае, если необходимо на микропрограммном уровне выполнить команду
перехода, то адрес следующей выполняемой микрокоманды будет соответствовать 2
частям:
1. основной(базовой) части(адрес микрокоманды), который выбирается(хранится) в адресном поле предыдущей микрокоманды
2.значение признаковых триггеров, которые определяют младшую часть адреса микропрограммы. Значение признаковых триггеров формируется в оперативной части центрального процессора. Таким образом при выполнении операции перехода на микропрограммном уровне в зависимости от условия , которое содержится на признаковом триггере, будет сформировано 2 адрес, отличающихся младшими разрядами(см. выполнение операции умножения в АЛУ)
Адрес микрокоманды:
Основная часть признаковый триггер
Базовая часть младшая часть адреса
Если признаковый триггер триггер=0, то микрокоманда кодируется 100…100,а если 1 то
100…101.
Микрокоманда,до
выполнения
операции она
содержит
в
адресном
поле
вот
такой
адрес
условного
перехода
на
микропрогр.уровне 100…100-базовая
часть
0 нет да 1
1
Vj РА=0 PA=Pi Vi
100…100 100…101
Имеется фрагмент микропрограммы выполнения операции умножения.
В микрокоманде содержится до операции перехода на микропрограммном уровне,в ней содержится база.
В качестве признакового триггера при выполнении операции умножения выступает младший разряд множителя.
Если младший разряд(признаковый триггер)=1 по алгоритму вырабатываем управляющий сигнал Vi, пересылаем информацию с одного регистра га другой. Тогда микрокоманда, которая предназначена для выработки сигнала Vi должна быть переписана по адресу базы, а в младший разряд подставим значение признакового триггера, т.е. 1.
В том случае если признаковый триггер=0, необходимо обнулить регистр. Это обнуление осуществляется под управлением сигнала Vj. Поэтому эту микропрограмму пишем по адресу базы 100…100 и в младший разряд 0.
Обобщённая структурная схема микропрограммного устройства управления.
БФА- блок формирования адреса
РАМК- регистр адреса микрокоманд
Дш- дешифратор
РМК- регистр микрокоманд
Операционная часть
Дш
Управл. часть Адрес.часть
Память микрокоманды
Дш
РАМК
БФА
БФА предназначен для формирования адреса с учётом команд перехода на микропрограммном уровне. При появлении команд перехода в микропрограмме старшая часть адреса выбирается из адресной части микрокоманды, а младшая часть соответствует признаковым триггерам в опер. части. Из адресной части поступает сам адрес, в случае команды перехода на микропрограммном уровне, то адресная часть выбирает базовую часть адреса.
Аппаратная
реализация
УУ(схемная
реализация
или
УУ
с
жёсткой
логикой)
Vi
&
k j
Дш Дш
ГТИ СчТИ
РК
коп
ГТИ – генератор тактовых импульсов.
СчТИ – счётчик тактовых импульсов.
В каждый такт ГТИ формирует тактовый импульс. СчТИ это всё подсчитывает (содержит номера тактов). Номер текущего такта подаётся на Дш, и дешифратор преобразует его в соответствующий сигнал: к в к, 1 в 1, 3 в 3 и т.д.
Если для j-той команды в к-том такте необходимо выработать управляющий сигнал
Vi, то для этого необходимо воспользоваться схемой (*):
(*)
Vi
&
k j
Дш Дш
ГТИ СчТИ
коп
Если для j-той команды необходимо выработать сигнал Vi в двух тактах, то пользуемся для этого схемой (**):
(**)
Vi
&
Дш Дш
l k j
Дш Дш
ГТИ СчТИ
РК
коп
Пример горизонтального аппаратного УУ, схема Уилкса.
-
№ Т
Vi
T1
V1
T2
V2
T3
V3,V4
T4
V5
T5
V6
T6
V7,V9
T7
V2,V6
T8
V7,V8
T9
V2
T10
V10
T11
V11
T12
V12
T13
V13
V1
&
V2
&
V3
& V4
& V5
Г С
Т ч Д
V6
&
V7 V6 V2
И Т ш &
И
&
&
&
&
&
&
&
j
V9 1 1
V2
V6
V7
V7 1
V8
V2
V10
V11
V12
V13
Дш
РК коп
Сравнение микропрограммной и аппаратной реализации УУ
1.Стоимость.
Чем больше микрокоманда, тем дороже обойдётся(микропрограммное лучше)
2. Быстродействие.
Аппаратная реализация более быстрая
3.Надёжность
У микропрограммной надёжность выше.
4.Сроки проектирования
У микропрограммной сроки проектирования сокращаются, т.к. надо только написать, а дальше всё автоматизируется.
Л13