*3.13.3. Выходы, допускающие напряжение 5 в

В случае, когда выходы схем с тремя состояниями с напряжением питания 3.3 В и 5 В подключаются к одной шине, необходимо проверить способность выходных цепей выдерживать напряжение 5 В. Когда выход 3.3-вольтовой схемы находится в третьем состоянии (в состоянии Hi-Z), схема с напряжением питания 5 В может стать источником сигнала, передаваемого по шине и на выходе 3.3-вольтовой схе­мы может появиться напряжение 5 В.

Р ис. 3.87. Выходные цепи КМОП-схем стремя состояниями: (а) выходы схем НС и VHC, не допускающих напряжение 5 В; (b) выходы схем LVC, допускающих напряжение 5В

Рис. 3.87 поясняет, почему в этой ситуации некоторые выходные цепи допуска­ют напряжение 5 В, а другие не допускают этого. Как показано на рис. 3.87(а), в обычной КМОП-схеме с тремя состояниями на выходе имеются и-канальный тран­зистор Q1 между выходом и землей и/т-канальный транзистор Q2 между выходом и шиной питания усс. Когда выход V находится в состоянии Hi-Z, с помощью схемы (не показанной на рисунке) напряжение на затворе транзистора Q1 поддерживает­ся равным примерно О В, а напряжение на затворе транзистора Q2 — примерно равным напряжению питания fcc, так что оба транзистора закрыты.

Рассмотрим теперь, что произойдет, если Vсс = 3.3 В, а от другого устройства на выходной контакту [рис. 3.87(а)] поступает напряжение 5 В. Тогда на стоке транзистора Q2 (вывод Y) будет 5 В, в то время как напряжение на затворе (V2) равно всего лишь 3.3 В. Когда потенциал затвора окажется ниже, чем потенциал стока, транзистор Q2 начнет проводить, цепь от точки Y до шины питания ус„ будет иметь относительно малое сопротивление и потечет большой ток. Выходные цепи схем с тремя состояниями семейств НС и VHC имеют именно такую структуру, и поэтому напряжение 5 В для них не допустимо.

На рис. 3.87(b) приведена выходная цепь, допускающая напряжение 5 В. До­полнительный p-канальный транзистор Q3 позволяет предотвратить отпирание транзистора Q2, когда этого не должно быть. Если напряжение уо[л больше напря­жения fcc, то открывается транзистор Q3. Этим обеспечивается относительно малое сопротивление между точкой Y и затвором транзистора Q2, который в дан­ном случае остается закрытым, потому что напряжение V2 на его затворе теперь не меньше напряжения на стоке. Такой является выходная цепь схем LVC фирмы Texas Instruments (низковольтовые КМОП-схемы; low-voltage CMOS).

*3.13.4. Сопряжение ttl-схем и схем с уровнями lvttl: сводка результатов

На основе сведений, приведенных в предыдущих разделах, можно сделать вывод о возможности применения в одной системе ТТЛ-схем (с напряжением питания 5 В) и схем с уровнями LVTTL (с напряжением питания 3.3 В), только следуя следую­щим трем правилам:

1 . Сигналы с выходов схем с уровнями LVTTL можно непосредственно подавать на входы ТТЛ-схем при соблюдении обычных ограничений на выходной ток

схем, являющихся источниками сигналов.

2.Сигналы с выходов ТТЛ-схем можно непосредственно подавать на входы схем с уровнями LVTTL, если последние допускают входные напряжения 5 В.

3. Выходы ТТЛ-схем и схем с уровнями LVTTL с тремя состояниями можно подключать к одной и той же шине при условии, что выходы схем с уровнями LVTTL допускают напряжение 5 В.