Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
УЭЙКЕРЛИ 1.doc
Скачиваний:
0
Добавлен:
01.05.2025
Размер:
1.21 Mб
Скачать

3.3.3. Базовая схема кмоп-инвертора

Схемы КМОП-логики (CMOSlogic) образуются в результате совместного исполь­зования дополняющих друг друга «МОП- ирМОП-транзисторов. Самой простой КМОП-схемой является логический инвертор, для которого необходимо по одному транзистору каждого типа, соединенных как показано на рис. 3.10(а). Напряже­ние питания fdd обычно может быть в диапазоне 2-6 В и наиболее часто выбира­ется равным 5.0 В для совместимости с ТТЛ-схемами.

В идеальном случае поведение схемы КМОП-инвертора можно описать всего лишь двумя строками таблицы, приведенной на рис. 3.10(b):

Импеданс и сопротивление

Формально между терминами «импеданс» и «сопротивление» имеется различие, но инженеры-электрики часто используют эти термины как равнозначные. Так же поступаем в этой книге и мы.

Р ис. 3.10. КМОП-инвертор: (а) принципиальная схема; (b) таблица, описываю­щая работу схемы (L - низкий уровень, Н -высокий уровень, on - открыт, off -закрыт); (с) условное обозначение

  1. VIN равно 0.0 В. В этом случае нижний, n-канальный транзистор Q1 закрыт, так как у него напряжение Vgs равно О В, а верхний, р-канальный транзистор Q2 открыт, так как у него напряжение Vgs имеет большое по величине отрицательное значение (-5.0 В). Поэтому сопротивление транзистора Q2, включенного между шиной питания (VDD, + 5.0 В) и выходом (VOUT), мало, и выходное напряжение равно 5.0 В.

  2. VIN равно 5.0 В. При этом транзистор Q1 открыт, поскольку у него напряжение Vgs равно +5.0 В, а транзистор Q2 закрыт, так как у него Vgs равно 0. Таким образом, транзистор Q1 представляет собой малое сопротивление между выходом схемы и землей, и выходное напряжение равно 0 В.

Из сказанного ясно, как ведет себя логический инвертор: при напряжении 0 вольт на входе выходное напряжение равно 5 вольтам, и наоборот.

Другой способ наглядного представления работы КМОП-схемы состоит в изображении транзисторов в виде ключей. Как показано на рис. 3.11 (а), n-канальный (нижний) транзистор заменяется ключом с нормально разомкнутым контактом, а р-канальный (верхний) транзистор - нормально замкнутым ключом. При подаче на вход высокого напряжения состояние каждого из ключей изменя­ется на состояние, противоположное первоначальному, как показано на рис. 3.11(b).

Модель с ключами позволяет нагляднее представить работу КМОП-инвертора. Как показано на рис. 3.12, для p- и n-канальных транзисторов используются различные условные обозначения, чтобы отразить логику их работы. Когда к затвору п-канального транзистора (Q1) приложено напряжение высокого уровня, он нахо­дится в «открытом» состоянии и ток течет от стока к истоку; это кажется достаточно естественным. Противоположная ситуация наблюдается в отношении p-канального транзистора (Q2). Он находится в «открытом» состоянии, когда к его затвору приложено напряжение низкого уровня; кружок на затворе указывает на инвертирование.

Р ис. 3.11. Модель КМОП-инвертора с использованием ключей: (а) низкое вход­ное напряжение, (b) высокое входное напряжение (L - низкий уровень, Н -высокий уровень)

Р ис. 3.12 Логика работы КМОП-инвертора