Синхронные триггеры без разделения процессов записи и считывания.

1. RS-триггер.

С=0 хранение

С=1 нормальное функционирование

При С=0 в независимости от значений на логических входах триггер сохраняет предыдущее состояние. При С=1 входы воздействуют аналогично асинхронному триггеру.

Данную схему можно формально синтезировать, используя характеристическое уравнение, в качестве аргументов которого будут R, S, C и Q переменные.

Условное графическое обозначение:

На третьем и четвертом элементах реализован асинхронный RS-триггер.

При С=0 на выходах первого и второго элементов, что соответствует режиму хранения триггера на третьем и четвертом элементах. При С=1 сигналы R и S через первый и второй элементы инвертируются и поступают на входы и асинхронного триггера, тем самым управляя асинхронным триггером.

, т.к. первый и второй элементы срабатывают одновременно, а триггер на третьем и четвертом элементах имеет максимальную задержку равную 2τ.

По критерию Квайна затраты составляют 4 (количество элементов) на 3 (количество входов и выходов этих элементов), что равняется 12.

Т – период

t_И – время импульса (интервал когда срабатывает триггер)

t_П – время паузы (интервал не активного состояния)

T_min=3 τ

t_И=2 τ

t_П= τ

При С=1 у нас срабатывает 2→4→3, либо 1→3→4. После срабатывания двух элементов 2→4 или 1→3, сигнал С может перейти в 0, т.к. на выходе первого и второго элементов новые значения (соответственно С=0) появляется только через τ, а к этому моменту переходный процесс запущенный С=1 завершится, т.к. .

2. D-триггер.

Условное графическое обозначение:

При С=0 на выходе первого и второго элементов единицы, что соответствует режиму хранения триггера на третьем и четвертом элементах.

Если С=1, то на выходе первого элемента , а второго – . При D=1 на входе получаем =0, =1 и триггер установится в 1, что соответствует D входу. Если же D=0, то =1, =0, и триггер сбросится, что тоже соответствует D входу.

К=12

Если D=0, то при переходе С из 0 в 1 срабатывают элементы 2→4→3 на выходе же первого элемента была 1 (благодаря С=0) и сохранилась (благодаря D=0). При D=1 сработают первый и второй элементы затем сработает третий элемент и возвратится в исходное состояние второй, а затем четвертый элемент, т.е. .

Данный триггер из-за высокого быстродействия и малых затрат имеет широкое распространение. Его типичное название триггер-защелка.

Триггеры с разделением процессов записи и считывания.

Многотактные триггеры (мы рассмотрим двухтактные).

Условное графическое обозначение:

Соотношение между С₁ и С₂ должно быть следующим:

Сигналы С₁ и С₂ не должны пересекаться во времени.

С₁ записывает новое значение в триггер М, а С₂ перезаписывает новое значение в триггер S и выдает на выход.

Данный триггер можно использовать в схемах с обратной связью. Рассмотренные же ранее триггеры без разделения процессов записи и считывания в схемах с обратной связью (автоматах) использовать нельзя.

К=24

Однотактные (статические).

• Триггер с инвертором:

Условное графическое обозначение:

Инверсия в условном графическом обозначении на входе С показывает, что выходной сигнал Q меняется при С=0.

К=26

Т=6τ

Время задержки двух триггеров равно 3τ , однако (см. синхронный триггер без разделения процессов записи и считывания), т.е. подав С длительностью 2τ мы получим на входе С триггера S 1 ещё через τ (задержка на инверторе), т.е. через 3τ, к этому времени появится и Q'. Поэтому Т=6τ.

Из-за задержек в инверторах возможно появление дву 1 на С входах двух триггеров. А это может привести к информационным сбоям.

• Триггер с разнополярным управлением:

Условное графическое обозначение:

M и S триггеры реализованы на разных элементах, например M – на элементах «И-НЕ», S – на «ИЛИ-НЕ», либо на одном элементе «И-ИЛИ-НЕ».

К=24

Т=6τ

Недостатком является реализация триггера в разных базисах.

• Триггер с запрещающими связями:

Линии связи над и под М-триггером называются запрещающие.

При С=1 разрешена запись в триггер М, при этом либо на , либо на входе триггера М может быть 0. Он поступает по запрещающим связям на первый и второй элементы и блокирует перезапись из триггера М в триггер S. Этот 0 поступает на вход первого и второго элементов одновременно с поступлением на вход триггера М. Новое значение в триггере М появляется через задержку, а блокировка происходит сразу, следовательно, новые значения триггера М не пройдут через первый и второй элементы на вход триггера S. А при С=0 на входах и триггера М – 1 и содержимое триггера М перезаписывается в триггер S.

Условное графическое обозначение:

Затраты: