3. Сумматоры

• Сумматор – это основная часть АЛУ, которая служит для сложения чисел.

Суммирование производится на основании правил поразрядного сложения с учетом переноса 1 в старшие разряды. Перенос возникает, если сумма двух чисел равна или превышает основание системы счисления.

Переносы	1*1* 1**	* - сумма двух чисел равна основанию СС; **- сумма двух чисел превышает основание СС.
1-ое слагаемое	1 0 1 1
2-ое слагаемое	0 1 1 1
Сумма	1 0 0 1 0

Следовательно, при построении сумматора следует учитывать возникновение переноса в следующий разряд и получение 1 переноса из предыдущего разряда.

Сумматоры делятся на два основных типа:

• комбинационные (последовательные и параллельные). Сумматоры данного типа не содержат запоминающих элементов, реализуют микрооперацию сложения в виде: С = А+В. Используются наиболее часто для построения сумматоров. Обычно у такого сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результата;

• накапливающие. Сумматоры данного типа имеют память, в которой аккумулируют результаты суммирования так, что очередное слагаемое добавляется к результату, содержащемуся в регистре-аккумуляторе, т.е. накапливающий сумматор реализует микрооперацию сложения в виде: С = С+А. Сумматоры накапливающего типа строят на сложных JKRS-триггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов подается код второго операнда. На каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результата суммы и может требовать дополнительных тактов сложения. Из-за этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко.

Условное изображение сумматора на 3 входа приведено на рис.2.18 на нем приняты следующие обозначения:

a_i – цифра i-ого разряда I –ого слагаемого;

b_i - цифра i-ого разряда II–ого слагаемого;

p_i-1- цифра переноса из предыдущего разряда;

p_i- - цифра переноса из следующего разряда;

S_i - цифра суммы i-ого разряда.

Рассмотрим схему комбинационного сумматора параллельного действия (рис.2.19). Сумматор параллельного действия содержит количество одноразрядных суммирующих схем равное количеству разрядов суммируемых чисел.

Все разряды слагаемых I и II , каждый из своего регистра, одновременно подаются на входы одноразрядных суммирующих схем, а возникающий в данном разряде перенос передается в следующий разряд. После окончания переходных процессов с выходов суммирующих схем результат записывается в регистр результата.

Достоинство: высокое быстродействие (причем у асинхронных сумматоров выше чем у синхронных).

Недостаток: схема дорогостоящая из-за большого количества сумматоров.

4. Счетчики.

• Счетчик - узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результата в виде многоразрядного двоичного числа.

Счетчик, состоящий из n-триггеров, дает возможность подсчитывать до N сигналов, связанных зависимостью: n = log₂ N или N = 2ⁿ.

Содержимое счетчика изменяется на единицу после прихода очередного импульса на вход. В ВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов, учета количества циклов при выполнении программы, подсчета количества шагов при выполнении операций умножения деления и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики.

Счетчик, на котором реализуется микрооперация счета вида С = С + 1, называется суммирующим .

Если на счетчике реализуется микрооперация счета вида С = С - 1, то счетчик называется вычитающим.

Счетчик, на котором реализуются обе указанные операции, называется реверсивным.

Счетчики отличаются друг от друга логикой работы дополнительных логических элементов, подключаемых к триггерам. В основу построения любого счетчика положено свойство Т-триггеров (триггер со счетным входом) изменять свое состояние при подаче очередного сигнала на счетный вход Т.

На рис.2.20 показана схема трех разрядов суммирующего счетчика, построенного на Т-триггерах. Логика его работы представлена в табл. 2.4.

Таблица 2.4 Таблица переходов трехразрядного счетчика

Вход х	Состояние
	000	001	010	011	100	101	110	111	Режим
0 1	000 001	001 010	010 011	011 100	100 101	101 110	110 111	111 000	Хранение Счет

5. Шифраторы и дешифраторы.

Для выполнения операций кодирования, т.е. преобразования поступающей информации в двоичную форму, и декодирования – преобразование информации в первоначальную форму, в ЭВМ используются избирательные комбинационные схемы, которые называются шифраторами и дешифраторами. На рис.2.21 приводятся обозначение дешифратора и шифратора на принципиальных электрических схемах.

• Дешифратор - логическое устройство, преобразующее обыкновенный двоичный код в унитарный (позиционный).

• Унитарный код - двоичная последовательность 0, за исключением 1 в одной из позиций. Номер позиции соответствует кодируемому числу.

Дешифратор является преобразователем кода. Дешифратор имеет n входов и 2ⁿ выходов. Каждому набору на входе соответствует только одно возбуждение на выходе. Дешифраторы широко используются в ВМ для выбора информации па определенному адресу, для расшифровки кода операции и др

Дешифраторы могут быть линейными и многокаскадными. Простейший линейный дешифратор можно построить на диодной матрице.

• Шифраторы кодируют информацию, т.е. по номеру входного сигнала формирует однозначную комбинацию выходных сигналов.

Полный двоичный шифратор имеет 2ⁿ входов и n выходов. Одно из основных применений шифратора – ввод данных с клавиатуры, при котором нажатие клавиши с десятичной цифрой должен приводить к передаче в устройство двоичной цифры (тетрады двоично-десятичного кода). Процесс шифрования описывается таблицей истинности (табл. 2.4) и логическими зависимостями.

Таблица 2.5

Таблица функционирования шифратора.

Возбужденный вход	Выход
	а3	а2	а1	а0
F0	0	0	0	0
F1	0	0	0	1
F2	0	0	1	0
F3	0	0	1	1
F4	0	1	0	0
F5	0	1	0	1
F6	0	1	1	0
F7	0	1	1	1
F8	1	0	0	0
F9	1	0	0	1

Выходы шифратора описываются логическими формулами по наличию единицы :

а₀=F₁ V F₃ V F₅ V F₇ V F₉; а₁=F₂ V F₃ V F₆ V F₇;

а₂=F₄ V F₅ V F₆ V F₇; а₃= F₈ V F₉.

Основываясь на описании выходов, построим схему шифратора (рис.2.22).