
- •Часть 2
- •Глава 4. Логические элементы и устройства систем автоматики 7
- •Глава 5. Вычислительные средства обработки информации в системах автоматики 64
- •Глава 6. Исполнительные устройства и регулирующие органы систем автоматики 160
- •Глава 4. Логические элементы и устройства систем автоматики
- •4.1. Логические элементы
- •4.2. Функциональные узлы комбинационного типа
- •4.2.1. Шифраторы и дешифраторы
- •4.2.2. Мультиплексоры
- •4.2.3. Сумматоры
- •4.2.4. Цифровые компараторы
- •4.3. Функциональные узлы последовательностного типа
- •4.3.1. Асинхронные триггеры
- •4.3.2. Синхронные триггеры
- •4.3.3. Регистры параллельного действия
- •4.3.4. Регистры последовательного действия.
- •4.3.5. Счетчики
- •4.4. Схемотехника запоминающих устройств
- •4.4.1. Запоминающие устройства эвм
- •4.4.2. Запоминающие элементы статических озу
- •4.4.3. Оперативные запоминающие устройства динамического типа
- •4.4.4. Постоянные запоминающие устройства
- •4.4.5. Перепрограммируемые пзу, Flash-память
- •4.4.6. Построение модуля озу заданной емкости
- •4.5. Цифро-аналоговые и аналого-цифровые преобразователи
- •4.5.1. Цифро-аналоговые преобразователи
- •4.5.2. Аналого-цифровые преобразователи параллельного кодирования
- •4.5.3. Аналого-цифровые преобразователи последовательного кодирования
- •4.6. Программируемые логические матрицы и интегральные схемы
- •Глава 5. Вычислительные средства обработки информации в системах автоматики
- •5.1. Микропроцессоры в системах автоматизации текстильного производства
- •5.1.1. Архитектура микропроцессорных устройств
- •5.1.2. Классификация микропроцессоров
- •5.1.3. Взаимодействие микропроцессора с внешними устройствами
- •5.1.4. Структура типового микропроцессорного комплекта
- •5.1.5. Однокристальные микроконтроллеры
- •5.1.6. Программируемые логические контроллеры
- •5.2. Вычислительные машины и вычислительные системы асу тп текстильных производств
- •5.2.1. Эвм общего назначения
- •5.2.2. Специализированные эвм и вычислительные комплексы
- •5.2.3. Рабочие станции
- •5.3. Сетевые компоненты систем автоматики
- •5.3.1. Локальные управляющие вычислительные сети
- •5.3.2. Топологии локальных сетей
- •5.3.3. Сетевые среды
- •5.4. Промышленные интерфейсы и протоколы
- •5.4.1. Интерфейс стандарта rs-232
- •5.4.2. Интерфейсы стандартов eia rs‑422a/rs-485
- •5.4.3. Интерфейс и протокол can
- •5.4.4. Шина usb
- •5.4.5. Протокол profibus
- •5.4.6. Протокол modbus
- •5.5. Программные средства автоматизации
- •5.5.1. Структура программного обеспечения
- •5.5.2. Системное программное обеспечение
- •5.5.3. Прикладное программное обеспечение
- •5.5.4. Инструментальные средства разработки, отладки и сопровождения программного обеспечения
- •5.5.5. Системы scаda
- •Глава 6. Исполнительные устройства и регулирующие органы систем автоматики
- •6.1. Электрические исполнительные механизмы
- •6.1.1. Электромагнитные исполнительные элементы
- •6.1.2. Электродвигательные исполнительные устройства
- •6.1.3. Двигатель постоянного тока как элемент исполнительных механизмов
- •6.1.4. Двухфазный асинхронный двигатель как элемент исполнительных механизмов
- •6.1.5. Трехфазный асинхронный двигатель как элемент исполнительных механизмов
- •6.1.6. Синхронный двигатель как элемент исполнительных механизмов
- •6.2. Автоматизированный электропривод
- •6.2.1. Асинхронные электроприводы со скалярным управлением
- •6.2.2. Асинхронные электроприводы с векторным управлением
- •6.2.3. Вентильные и бесконтактные машины постоянного тока
- •6.3. Силовые полупроводниковые преобразователи в системе автоматизированного электропривода
- •6.3.1. Управляемые выпрямители
- •6.3.2. Широтно-импульсные преобразователи
- •6.3.3. Автономные инверторы
- •6.3.4. Непосредственные преобразователи частоты
- •6.4. Пневматические исполнительные механизмы
- •6.5. Регулирующие органы. Классификация и области применения
- •Список литературы
4.3.4. Регистры последовательного действия.
В таких регистрах двоичное число вводится и выводится последовательно разряд за разрядом. Разряды самого регистра соединены последовательно. Каждый разряд выдает информацию в следующий разряд и одновременно принимает новую информацию из предыдущего. Для этого каждый разряд должен иметь два запоминающих элемента, т.е. сдвоенный или двухступенчатый триггер. В первую ступень передается информация из предыдущего разряда, одновременно вторая ступень передает свою информацию в последующий разряд. Затем информация, принятая первой ступенью, передается во вторую, а первая освобождается для приема новой информации. Двухступенчатый триггер (например, JK-триггер, D-триггер) представляет собой совокупность двух запоминающих элементов, поэтому он один может составлять разряд последовательного регистра. Если в цепи таких триггеров выходы одного соединить с входами другого, то по фронту тактового импульса, подаваемого на вход С, во входную (первую) ступень каждого триггера будет заноситься информация из выходной (второй) ступени предыдущего триггера, а по спаду импульса она будет переписываться в выходную ступень. По фронту следующего тактового импульса во входной ступени триггера информация может быть заменена новой (из предыдущего триггера) без опасения, что предыдущая окажется потерянной.
Функциональная схема последовательного регистра приведена на рис. 4.23. Крайний левый триггер предназначен для хранения старшего разряда числа, а крайний правый – для хранения младшего разряда.
Рис. 4.23. Функциональная схема последовательного регистра
Разряды двоичного числа (в виде высоких и низких потенциалов), начиная с младшего, последовательно поступают на входы старшего разряда регистра. Поступление разрядов числа на входы J и К чередуется с поступлением импульсов сдвига на входы С, которыми вводимые разряды продвигаются вдоль регистра, пока младший разряд n-разрядного числа не окажется в младшем разряде регистра.
Для
выдачи записанного числа в последовательной
форме надо на входы старшего разряда
регистра подать хi
= 0,
,
а на шину импульсов сдвига – п импульсов.
Первый импульс выдвинет из младшего
разряда регистра младший разряд числа,
на его место передвинется второй разряд
числа и т.д. В итоге все число сдвинется
вдоль регистра на один разряд, а в старший
разряд регистра будет записан 0. Второй
импульс сдвига выдвинет из регистра
второй разряд числа и продвинет 0 из
старшего разряда регистра в соседний,
более младший, и т.д. После п импульсов
сдвига число будет полностью выведено
из регистра, в разряды которого окажутся
записанными нули.
Регистр, в котором можно осуществить сдвиг числа, называется сдвигающим (сдвиговым), или просто регистром сдвига. Сдвигающий регистр может быть однонаправленным (для сдвига числа в сторону младшего разряда – правый сдвиг, в сторону старшего разряда – левый сдвиг), а также реверсивным, обеспечивающим сдвиг в обе стороны.
Функциональные схемы сдвиговых регистров на D‑триггерах со сдвигом числа вправо и влево показаны соответственно на рис. 4.24, а и 4.24, б. Функциональная схема реверсивного сдвигового регистра изображена на рис. 4.25. Направление сдвига определяется сигналом V на входе. При V = 1 верхний ряд конъюнкторов (элементов И) заблокирован и в регистр сдвиговыми импульсами могут вдвигаться разряды числа слева направо с входа D1. При V = 0 блокируется нижний ряд конъюнкторов и слово может вдвигаться в регистр с входа D2 справа налево.
а б
Рис. 4.24. Функциональные схемы сдвиговых регистров на D-триггерах: а – для сдвига вправо; б – для сдвига влево
Рис. 4.25. Функциональная схема реверсивного сдвигового регистра