Вибір режиму конфігурації

Мінімальний режим МП (вивід MN/MX під'єднати до шини живлення) призначений для використання МП у простих однопроцесорних системах. Крім сигналів керування обміном з пам'яттю та зовнішніми пристроями, МП забезпечує доступ до системного каналу за запитом від контролера прямого доступу до пам'яті (ПДП) за сигналами HLD та HLDA. Максимальний режим МП (вивід MN/ MX під'єднаний до загальної шини) призначений для використання МП у складних однопроцесорних і мультипроцесорних системах. У цьому режимі системний контролер КР1810ВГ88 декодує вихідні сигнали стана МП ST0...ST2 і видає сигнали керування обміном. Інші п'ять з восьми виводів МП використовуються для роботи МП у мультипроцесорних системах.

Структурна схема мікросхеми

Структурна схема складається з наступних пристроїв: пристрій спряження з каналом; операційний пристрій.

Рис. 2. Структурна схема мікросхеми К1810ВМ86

Пристрій спряження з каналом складається із:

1. Буфера адреси даних, що призначений для підсилення та буферизації сигналів шини даних та адреси).

2. Пристрою керування та синхронізації, що формує всі сигнали, які керують роботою МП.

3. Інтерфейсу - пристрою, що формує сигнали керування шиною МП.

4. Регістрів черги команд, що зберігають у собі команди які будуть вико­нуватись у подальшому.

5. Блока формувача адреси, який складається із:

5.1. Суматора адреси, що формує 20-бітну адресу із сегментної частини та зміщення.

2. Групи сегментних регістрів, призначених для збереження сегментної частини адреси. До них відносять регістри: сегменту коду (CS), сегменту стеку (SS), сегменту даних (DS), додаткового сегменту (ES).

3. Регістра обміну, призначеного для збереження зміщення під час обміну даними.

4. Лічильник команд, що зберігає зміщення команди ІР.

Операційний пристрій, що виконує всі операції МП, складається із:

1. Блока регістрів загального призначення, до яких відносять 16-розрядні регістри, які можуть також використовуватись як 8-розрядні, а саме:

   1. Акумулятора AX, що складається із 2 восьмирозрядних регістрів: AL та AH.

   2. Базового регістра BX, що складається із 2 восьмирозрядних регістрів: BH та BL.

   3. Лічильника циклів CX, що складається із 2 вісьмирозрядних регістрів: CH та CL.

   4. Регістра даних DX, що складається із 2 вісьмирозрядних регістрів: DH та DL.

Фактично всі регістри загального призначення функціонують аналогічно акумулятору МП КР580ВМ80, проте кожен із них має свою додаткову специфічну функцію, що й визначає його назву.

2. Блока індексних регістрів, що мають розрядність 16 біт. До них відносять:

   1. Індекс джерела SI.

   2. Індекс отримувача DI.

   3. Вказівник бази BP.

   4. Вказівник стеку SP.

Кожен із індексних регістрів також може виконувати функції акумулятора МП КР580ВМ80, але тільки при операціях з 16-розрядними числами, кожен із цих регістрів має свою додаткову специфічну функцію.

3. Шіснадцятирозрядного АЛП, де виконуються всі арифметичні та логічні команди.

4. Мікропрограмний пристрій керування, що керує роботою інших блоків МП.

5. Регістр ознак. Регістр ознак вказує стан процесора та ознаки результату виконання останьої арифметичної або логічної операції. Формат регістра ознак зображено на рис. 3. Призначення біт регістра ознак наведено в таблиці 3.

D	D	D	D	D	D	D	D	D	D	D	D	D	D	D	D
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	OF	DF	IF	TF	SF	ZF	0	AF	O	PF	I	CF

Рис. 3. Структура регістра ознак

Таблиця . Призначення біт регістра ознак

Ознака	Значення
AF	Якщо біт дорівнює 1, то відбулось перенесення з третього розряду в четвертий, або позичання з четвертого розряду в третій. Ознака призначена для роботи з двійково-десятковими числами
CF	Якщо біт дорівнює 1, то відбулось перенесення або позичання із старшого розряду результату
OF	Якщо біт дорівнює 1, то відбулось переповнення, тобто втрачена значуща цифра, якщо розрядність результату перевищує розрядність регістра
SF	Якщо біт дорівнює 1,то результат від'ємний
PF	Якщо біт дорівнює 1,то результат містить парне число одиниць
ZF	Якщо біт дорівнює 1 ,то результат операцій дорівнює нулю
DF	Якщо біт дорівнює 1, при виконанні операцій з рядками вміст індексного регістра автоматично зменшується, тобто рядки опрацьовуються від старших адрес до молодших (справа наліво). Якщо біт дорівнює 0, - відбувається збільшення відповідного індексного регістра
IF	Якщо біт дорівнює 1, то МП реагує на зовнішні масковані запити переривання
TF	Якщо біт дорівнює 1, то МП переходить у покроковий режим виконання програми: після виконання кожної команди МП генерує внутрішні переривання типу 1.