Лабораторна робота №4 Системи керування на базі процесорного елементу (пе) к1810 вм86
Мета роботи: вивчення схемотехніки та системи мікро операцій процесорного елементу (ПЕ) К1810 ВМ86, побудова блоку обробки даних (БОД) на його основі та розробка мікропрограм (МП) обчислення функцій.
Стислі теоретичні відомості
Мікропроцесор К1810ВМ86
Умовне позначення мікропроцесора та загальна характеристика (рис. 1)
Переваги процесора порівняно з 8-бітними:
розширена система команд;
більший об'єм адресованої пам'яті;
можливість використання співпроцесорів;
розширена система переривань;
використання черги команд та конвеєризації їх виконання;
збільшена швидкодія при виконанні програм. Умовне позначення мікропроцесора зображено на рис.1
Основні характеристики МП 8086:
16-розрядний арифметико-логічний пристрій (АЛП);
14 регістрів загального призначення (РЗП) (16-розрядні);
16-розрядна шина даних;
20-розрядна адресна шина;
робоча частота 4 МГц;
середній час виконання команди – 12 машинних тактів;
пам'ять, організована за сегментним принципом з можливістю одночасної роботи чотирьох сегментів. Максимальний обсяг сегмента становить 64 Кбайта.
Призначення виводів мп
Призначення виводів МП наведено в таблиці.
Вивід |
Позначення виводу |
Призначення виводу |
1 |
2 |
3 |
Виводи МП, призначення яких не змінюється від режиму роботи. |
||
1, 20 |
GND |
Загальний |
16-2, 39 |
A/D0 - A/D15 |
Мультиплексована шина (канал) адреси / даних |
Таблиця 1. Призначення виводів МП
17 |
NMI |
Немаскований запит переривання. Логічна 1 на вході призводить до переходу МП до опрацювання переривання INT 2 |
18 |
INT |
Маскований запит переривання. Логічна 1 на вході призводить до переходу МП до процедури підтвердження переривання у випадку наявності дозволу маскованого переривання |
19 |
CLK |
Тактовий синхросигнал. Початок машинного такту відбувається при переході сигналу в стан лог. 0. Тривалість лог. 1 становить 1/3 періоду сигналу |
21 |
RST |
Початкове встановлення (скидання). Логічна 1 на вході, що триває більше 4 періодів тактового сигналу, призводить до початкового скидання мікропроцесора |
22 |
RDY |
Готовність. Логічна 1 на вході свідчить про готовність зовнішнього пристрою до обміну |
23 |
TEST |
Перевірка. Логічний 0 на вході вказує, що пристрій який перевіряється програмним шляхом, готовий до виконання наступної операції. Перевірка здійснюється за спеціальною командою WAIT |
32 |
|
Зчитування. Логічний 0 на виході вказує, що в цьому циклі обміну відбувається зчитування |
1 |
2 |
3 |
33 |
MN/MX |
Мінімальний або максимальний режим. Логічний 0 вказує на роботу МП у максимальному режимі роботи, лог. 1 - у мінімальному |
34 |
BHE /ST7 |
Дозвіл передавання старшої половини каналу даних AD8 - AD15 та сигнал стану |
35-38 |
A19/S6, A18/S5, A17/S4, A16/S3 |
Старші сигнали шини адреси мультиплексовані з сигналами стану |
40 |
+5 В |
Напруга живлення |
Виводи МП у мінімальному режимі роботи |
||
24 |
INTA |
Сигнал підтвердження переривання. Активний рівень - лог. 0 |
25 |
ALE |
Строб адреси. Задній фронт (перехід зі стану лог. 1 у стан лог. 0) сигналу на виході вказує, що на шині даних/адреси знаходиться адреса |
26 |
DEN |
Дозвіл для зовнішніх буферів на передачу адреси. Логічний нуль на виході вказує, що буферні регістри, котрі запам'ятали адресу, мають видати її на шину адреси |
27 |
DT/Y |
Ввід/вивід даних. Логічна 1 на виході вказує, що відбувається приймання даних, логічний 0 - передавання. Сигнал призначений для керування вихідними буферами шини даних |
28 |
M /IO |
Пам'ять/зовнішній пристрій. Логічна 1 на виході вказує, що відбувається обмін з пам'яттю, логічний ноль - обмін з пристроями вводу-виводу, або з підтвердження переривання |
29 |
WR |
Запис. Логічний нуль вказує, що відбувається записування . |
30 |
HLDA |
Підтвердження захоплення каналу. Логічна 1 вказує, що зовнішній пристрій, який запросив прямий доступ до пам'яті, може захопити шини МП |
31 |
HOLD |
Запит захоплення каналу. Логічна 1 вказує, що зовнішній пристрій запросив прямий доступ до пам'яті |
Виводи МП у максимальному режимі. |
||
24,25 |
QS1, QS0 |
Сигнал стану черги команд |
26 - 28 |
S0 - S2 |
Сигнал стану циклу каналу |
29 |
LOCK |
Канал зайнятий. Логічний 0 вказує на те, що відбувається обмін з пам'яттю чи портами вводу- виводу, котрий не можна переривати |
30, 31 |
RQ/GT1, RQ/GT0 |
Дві однобітних двонаправлених шини запиту та дозволу доступу до каналу |
Біти S3-S7 інформують про:
S3 - S4 - сегментний регістр, за допомогою якого здійснюється обмін з пам'яттю;
S5 - стан тригера дозволу переривань; S6, S7 - ідентифікують процесор.
Біти S2 S1 S0 вказують тип обміну по шині згідно з таблицею.
Таблиця 2. Стан біт S2 S1 S0 залежно від типу обміну по шині
S2 |
S1 |
S0 |
Тип обміну |
|
|
|
|
0 |
0 |
0 |
Підтвердження переривання |
0 |
0 |
1 |
Вибірка команди |
0 |
1 |
0 |
Записування в порт |
0 |
1 |
1 |
Записування в пам'ять |
1 |
0 |
0 |
Читання порту |
1 |
0 |
1 |
Читання пам'яті |
1 |
1 |
0 |
Зупинка |
1 |
1 |
1 |
Пасивний стан |