2.6. Распределители импульсов

Распределителем импульсов называется устройство, которое распределяет посту­пающую на его вход серию импульсов по независимым выходным цепям. При наличии у распределителя N выходов он преобразует временную последовательность импульсов (последовательный единичный код) в код C⁴_N

существует многочисленный класс распределителей импульсов, отличающихся как принципом действия так и элементной базой: на электромеханических элементах (шаговые искатели, релейные распределители); на магнитно-диодных и магнитно-транзи­сторных элементах. Простейшим распределителем импульсов является кольцевой сдви­гающий счетчик с числом устойчивых состояний, равным числу распределяемых им­пульсов (см. рис. 2.29).

При большом числе выходных цепей более рациональным является матричный рас­пределитель, состоящий из многоразрядного счетчика СТ и дешифратора DC (рис. 2.30, а). Дешифратор преобразует кодовую комбинацию сигналов с выходов счетчика в код C⁴_N . По мере поступления импульсов на вход С счетчика СТ на его выходах меняется комбина­ция сигналов, поступающих на входы дешифратора DC. Сигнал переходит последова­тельно с одного выхода дешифратора на другой (рис. 2.30, б).

В распределителях могут быть использованы одно- или многоступенчатые дешиф­раторы. Одноступенчатые дешифраторы в распределителях применяются при числе вы­ходов N≤16 (реже при N= 32). При большем числе выходов в распределителях исполь­зуются многоступенчатые дешифраторы, позволяющие значительно уменьшить число логических элементов. Так в распределителе с двухразрядным счетчиком применяются дешифраторы с последовательными схемами совпадения И. Принципиальная электри­ческая схема последовательного логического элемента И приведена на рис. 2.31, о. Схе­ма включает один диод VD и резистор нагрузки R_H. По резистору может протекать ток только при одной комбинации входных потенциалов (сигналов): на входе x₁ низкий

потенциал (сигнал 0), на входе х₂ высокий потенциал (сигнал 1). При этом на резисторе R_H создается паде­ние напряжения (сигнал 1). Резистор R_H является выход­ным элементом логической схемы. В таблице рис. 2.31, б приведены сигналы на выходе у в зависимости от ком­бинации сигналов на входах х₁ и х₂.

Последовательные схемы И включаются между выходами кольцевого счетчика первого разряда (пря­мой код) и второго разряда (инверсный код) (рис. 2.32).

В исходном состоянии счетчика на выходе 0 первого разряда высокий потенциал, а на выходе 0 второго разряда — низкий. Ток протекает через последователь­ную логическую схему L0, на выходе которой появля­ется сигнал 1, на остальных (1... 15) — сигналы 0. При поступлении на вход распределителя последователь­ности импульсов с частотой F\ первый разряд пере­ключается. После первого импульса высокий потен­циал будет на выходе 1 первого разряда. Через логи­ческую схему L1 пройдет ток (цепь тока показана на рис. 2.32 пунктирной линией).

Второй разряд счетчика переключается с часто­той F₂ = 1 /4 F₁. Каждый его выход поочередно под­ключается через логическую последовательную схему к выходам первого разряда счет­чика. Число выходов распределителя N= N₁ N₂, где N₁ и N₂ — число выходов первого и второго разрядов.

Недостатком рассмотренного распределителя является отсутствие общей точки отдельных логических схем, необходимой для подключения к нулевой шине питания, а значит нельзя применять стандартные логические элементы (транзисторные или интег­ральные), так как они всегда имеют связь с источником питания. В системах телемеха­ники ЭСТ-62 и «Лисна» в качестве нагрузок для таких дешифраторов используются обмотки записи тороидальных трансформаторов с прямоугольной петлей гистерезиса.

В современных устройствах телеуправления (например, в системе МРК) в качестве нагрузок используются светодиоды оптронных элементов, которые гальванически развя­заны с источниками питания и могут включаться в последовательную схему совпадения.

Двоичные счетчики с дешифраторами параллельного типа часто используют вместо кольцевых счетчиков. В распределителях систем телемеханики ЭСТ-62 и «Лисна» приме­няется двухступенчатый комбинированный параллельно-последовательный матричный дешифратор и двоичный многоразрядный счетчик (рис. 2.33, а). Дешифраторы А и Б

параллельного типа образуют первую ступень, причем дешифратор А работает в пря­мом, дешифратор Б — в инверсном коде (на его выходах включены инверторы). К дешифратору А подключены n₁ низших разрядов счетчика, к дешифратору Б — высшие разряды п — n₁ (п — полное число разрядов). С помощью дешифраторов комбинации кодов на входах преобразуются в распределительные: код С¹_N1. (дешифратор А) и

(дешифратор Б), где N₁ = 2"¹, a n₂ = 2^n-n1. Дешифратор В второй ступени является де­шифратором последовательного типа.

В устройствах телемеханики ЭСТ-62, «Лисна» и МРК с целью удвоения числа выходных цепей используют два дешифратора А и А' прямого кода (рис. 2.33, б), под­ключаемые к счетчику параллельно. Выходы дешифраторов А и А' связаны с дешифра­тором Б инверсного кода через дешифраторы В и В' последовательного типа. Дешифра­торы А и В работают только на импульсах (запрет на паузе), а А' и В' — на паузах (запрет на импульсах) тактовой серии.

• Операционные усилители

Операционные усилители (ОУ) в интегральном исполнении составляют основу современной электронной схемотехники и находят широкое применение в электрон­ных устройствах. Такие усилители еще использовались для решения оперативных управ­лений в аналоговых вычислительных машинах и аппаратуре электронной техники пер­вого поколения.

До появления линейных интегральных схем к классу операционных усилителей относили многокаскадные усилители постоянного тока с обратными связями, которые использовались в аналоговой вычислительной технике для выполнения математических операций сложения, вычитания, умножения, деления, дифференцирования, интегри­рования, логарифмирования и т.д. Однако усилители постоянного тока на дискретных транзисторах имели многочисленные недостатки.

Появление серийных партий ОУ в виде интегральных микросхем позволило значи­тельно усовершенствовать их технические и эксплуатационные показатели. Все это суще­ственно расширило универсальность и функциональную ориентацию интегральных ОУ.

Основные свойства операционных усилителей. Универсальный ОУ является усили­телем постоянного тока с высоким коэффициентом усиления (К_у = 10³...10⁶), высокое входное сопротивление (R_BX -> ∞) и низкое выходное (Я_вых —>0). К основным свойствам идеального ОУ следует также отнести широкую полосу частот, начиная с частоты f = 0 и постоянство амплитуды усиливаемого сигнала во всем диапазоне частот.

Операционный усилитель (рис. 2.34) обычно имеет дифференциальный вход (два входных зажима, на которые подаются напряжения U_вх1 и U_Bx2). Входное напряжение U_BX является разностью напряжений U_вх1 и U_вх2. Причем каждое из входных напряжений U_Bx

и U_BX2 может быть положительным и отрицательным относи­тельно потенциала общей (заземленной) точки двух источ­ников питания Е₁ и E₂.

Большинство стандартных интегральных ОУ имеет один выход. Выходное напряжение U_ВЬ1Х находится в фазе с напряже­нием и противофазно напряжению U_вх2, оно пропорцио­нально дифференциальному напряжению входа U_вх = U_вх1 - U_вх2

Питание ОУ осуществляется от двух соединенных после­довательно источников с одинаковыми постоянными ЭДС и Е₂ или от одного источника со средней точкой, которая зазем­лена. При использовании делителей напряжения возможно пи­тание ОУ от одного источника, однако это приводит к увеличе­нию потребления энергии и снижению показателей работы ОУ.Обратная связь (ОС), образован­ная между входом и выходом ОУ, по­зволяет получить многие положитель­ные свойства передаточных характери­стик между U_вых и U_вх. Пусть часть (U_вых через резистор (или иной элемент) об­ратной связи R_oc, равная ßU_ВЫХ, по­ступает на вход ОУ. При этом ß-коэффициент передачи цепи ОС обычно меньше единицы (ß < 1). Коэффици­ент ß может быть действительной или мнимой величиной.При наличии ОС на вход ОУ по­ступает только часть напряжения, равная U_вых = ßU_BbIX, тогда U_BbIX = K_yU_BX(1 + ßK_у), где К_у — коэффициент усиления ОУ при разомкнутой цепи ОС. В схеме с ОС коэффи­циент усиления К = U_вых / U_BX. Подставив в это выражение U_Bblx, получим: Таким образом, коэффициент усиления ОУ с ОС К = К_у(1 + ßK_у).

При разомкнутой ОС (ß = 0) соотношение между K и K_у будет K = K_у.

Структурные схемы стандартных ОУ приведены на рис. 2.35, на котором показаны схемы трехкаскадного и двухкаскадного ОУ, представляющие собой интегральные уси­лители соответственно первого и второго поколений. Структурная схема трехкаскадно­го ОУ приведена на рис. 2.35, а. Первый каскад обычно выполняется по схеме простого дифференциального усилителя (ДУ), имеющего два входа и два выхода. Второй каскад — усилитель напряжения (УН), также выполнен по схеме дифференциального усилителя и обладает значительным коэффициентом усилителя. В УН осуществляется также сдвиг уровня усиливаемого напряжения с целью согласования выхода этого каскада со вхо­дом оконечного усилителя по постоянной составляющей тока. Выходной каскад являет­ся усилителем амплитуды (УА) сигнала и состоит из сочетания нескольких каскадов, потребляющих основную часть энергии всего усилителя. Общий коэффициент усиления трехкаскадного ОУ может достигать 100000 и более.

Изменение технологии изготовления интегральных структуру позволило в ОУ вто­рого поколения совместить функции первого и второго каскадов в одном каскаде усиле­ния (ДУ). Промышленная реализация двухкаскадных ОУ (рис. 2.35, 6) с удовлетворитель­ными малосигнальными параметрами и частотными свойствами позволила вне­дрить сложные дифференциальные кас­кады, обладающие повышенным коэф­фициентом усиления. При этом общее усиление двухкаскадных ОУ сохраняет­ся на прежнем уровне.

Принципиальная схема одного из интегральных ОУ приведена на рис. 2.36.

Второй каскад на транзисторах VT6 и VT4 также выполнен по схеме диффе­ренциального усилителя с симметрич­ным входом и несимметричным выхо­дом. Вывод 4 служит для подключения источника питания Е₂ для цепей эмит­тера через резистор R3.

Выходной каскад, является сложным эмиттерным повторителем на транзисто­рах VT7 и VT9 с генератором стабилизи­рованного тока на транзисторе VT8.

К выводу 5, являющемуся выходом усилителя, подключается внешняя на­грузка в цепи обратной связи, а к выво­дам 1 и 7— источник питания Е\. Выводы 2, 3, 12 являются контрольными и предназна­чены для подключения корректирующих цепей.

Значительно лучшие технические параметры имеет двухкаскадный ОУ, схема кото­рого представлена на рис. 2.37. Дифференциальный входной каскад выполнен на транзи­сторах VT1 и VT2, эмиттерные цепи которых питаются от генератора тока на транзисторе VT7. При идентичности параметров входных транзисторов VT1 и VT2 обеспечивается высокая степень симметрии схемы по обоим входам. «Токовое зеркало» на транзисторах VT11, VT7, VT6 используется в качестве источников тока для дифференциального (VT7) и выходного (VT6) каскадов. Известно, что при постоянном напряжении U_бэ транзистор с заземленным эмиттером имеет строго определенный коллекторный ток. Однако он может сильно меняться при колебании температуры окружающей среды. Для компенса­ции температурных отклонений коллекторного тока параллельно переходу база-эмиттер включается прямосмещенный диод или транзистор в диодном включении (коллек­тор VT11 объединен с базой). Если транзисторы VT11, VT7, VT6 строго идентичны, то происходит не только точная компенсация температурных изменений, но и точное зада­ние коллекторных токов VT7 и VT6. Если создать ток смещения I_см в цепи транзистора VT11, то в коллекторах транзисторов VT7 и VT6 будут такие же токи I_к7 = I_к6 -I_см (происходит как бы зеркальное отражение тока I_см в коллекторных токах транзисторов).

Для повышения точности отображения и стабильности в цепи эмиттеров транзи­сторов иногда дополнительно включают резисторы. Активная нагрузка дифференциаль­ного каскада, выполненная на «токовом зеркале» VT12 и VT3, позволяет, с одной стороны, обеспечить в транзисторах VT1 и VT2 постоянные токи, с другой — большее усиление по напряжению выходного каскада ОУ, так как транзистор VT3 имеет значи­тельное входное сопротивление для переменной составляющей сигнала.

Промежуточный усилитель выполнен на составном транзисторе VT4 и VT5. Если на входах ОУ появится дифференциальный сигнал, при котором, например, уменьшится на ∆I_к ток транзистора VT1 и на столько же увеличится ток транзистора VT2, то на Д/_к уменьшается также ток в транзисторе диодного включения VT12, в транзисторе источни­ка тока VT3 и, следовательно, в нагрузке (цепь базы VT4) ток увеличивается на 2∆I_К.

Выходной каскад выполнен двухтактным на транзисторах разной проводимости VT8 и VT9. Потенциалы баз одинаково смещенных транзисторов VT8 и VT9 должны различаться на 2U_бэ =1,3 ... 1,4 В, это и обеспечивают диоды VD1 и VD2, включенные между базами транзисторов VT8 и VT9. Для увеличения коэффициента усиления по току выходной транзисторный каскад ОУ состоит из транзисторов VT9 и VT10.

Рассмотренный ОУ может работать с очень низким напряжением питания (ЗВ) и обеспечивает при этом усиление примерно в 10⁴ раз по напряжению.

Многие ОУ имеют существенно более сложные схемы, однако, общие принципы построения их сходны с рассмотренными выше.

Рассмотрим некоторые часто встречающиеся на практике схемы, в которых приме­няются операционные усилители. На рис. 2.38 приведены схемы усиления сигналов на основе ОУ. Инвертирующий усилитель (рис. 2.38, а) имеет выходное напряжение, сдви­нутое по фазе относительно входного на 180°. Коэффициент усиления такой схемы услов­но считается отрицательным. Введение отрицательной обратной связи (резистор R₀) по­зволяет повысить стабильность коэффициента усиления схемы или расширить ее частот­ный диапазон. Если коэффициент усиления Ку операционного усилителя имеет конечное значение, то коэффициент усиления схемы (рис. 2.38, а)

При получим тогда

Отношение Отношение — называется масштабным коэффициентом. Если соотношение между U_вых и U_вх записать в виде то получим U_вых=-R₀I_вх .Это выражение справедливо при активных, реактивных и комплексных сопротивлениях во входной цепи и цепи обратной связи. Коэффициент обратной связи неинвертирующего усилителя (рис. 2.38, б) β= -R_{0 ,} а коэффициент усиления схемы К =1+ т.е. на единицу больше, чем в схеме инверти­рующего усилителя (рис. 2.38, а). тобы выровнять усиление по прямому и инверсному входам, например, в схеме вычитающего усилителя (рис. 2.38, в), необходимо в цепь прямого входа включить дели­тель напряжения (резисторы R2 и R3), который уменьшит усиление по прямому входу в раз. В простейшем случае для схемы рис. 2.38, в имеем R₂ = R₁ и Rз = R₀.

Если в схеме рис. 2.38, б принять R₁ = ∞ или R_о = 0, то К= 1, т.е. получится схема повторителя напряжения (рис. 2.38, г).

Выполнение математических операций аналоговым способом осуществляется с помощью ОУ. Схема рис. 2.39, а представляет собой суммирующий усилитель. Выходное напряжение равно сумме входных напряжений, каждое из которых умножено на свой масштабный коэффициент При = R₁ = R₂= R₃ = R и R₀ / R₁ = К получим U_вых∑ = K(U_вх1 + U_вх2 + U_вх3), т.е. выходное напряжение пропорционально сумме входных.

В схеме рис. 2.39, б выполняется операция интегрирования. Выходное напряжение определяется из выражения:

В схеме рис. 2.39, в выполняется операция дифференцирования входного напряже­ния. Выходное напряжение определяется из выражения: На основе ОУ осуществляются и другие математические операции, например, возведение в квадрат и т.д.