2.3. Шифраторы и дешифраторы

Шифраторы и дешифраторы являются преобразователями кодов. Основой для их построения являются рассмотренные в п. 2.2 логические элементы И, ИЛИ на полупро­водниковых диодах и интегральные схемы И-НЕ, ИЛИ-HE. Шифраторы и дешифрато­ры могут быть выполнены на контактных элементах релейного типа.

Для передачи информации широко используются комбинаторные коды, основан­ные на математических сочетаниях. На входе и выходе устройств телемеханики инфор­мация довольно часто представляется в виде распределительного кода C¹_N (каждому сообщению соответствует одна комбинация из множества N).

Шифраторы служат для преобразования распределительного кода C^l_N в коды дво­ичный, троичный,..., десятичный, на одно

сочетание С_n^m с произвольными т и п.

Шифратор двоичного кода на все со­четания (рис. 2.8, а), преобразующий код С\ в трехэлементный (трехразрядный) дво­ичный код т^п (т = 2, п = 3), составлен из трех диодных схем ИЛИ. Выходы логичес­ких схем являются выходами шифратора (7, 2, 3). Каждая логическая схема ИЛИ состоит из четырех диодов и резистора R, подключенных к вертикальной шине, яв­ляющейся выходом схемы. Диоды схем под­ключены к горизонтальным шинам, явля­ющимся входами шифратора. При замыка­нии одного из семи ключей (SB1 . . . SB7)

на соответствующую входную шину подается отрицательный потенциал, который че­рез диоды, соединяющие горизонтальные и вертикальные шины схемы, поступает на один, два или все три выхода шифратора. Отрицательный потенциал на выходе соот­ветствует 1, положительный — 0. Так, при замыкании ключа SB1 сигнал 1 будет только на выходе 1, а на выходах 2 и 3 будет сигнал 0 (+E). При отсутствии информации на входе шифратора (ни один ключ не замкнут) на выходе будет ООО (нулевая комбина­ция, которая не используется).

Из таблицы 2.1 видно, что шифратор кода на все сочетания С₇¹ —> 2³ (рис. 2.8, а) является преобразователем чисел десятичной системы (номер ключа — десятичное число) в числа двоичной системы (комбинации сигналов на выходах).

Шифратор кода на одно сочетание C⁴₆ —>С²₄, показанный на рис. 2.8, 6 осуществ­ляет преобразование кода С⁴₆ в код С²₄. Он состоит из шести входных ключей (SB1... SB6) и четырех схем ИЛИ, выходы которых (1, 2, 3, 4) являются выходами шифратора. Исходная комбинация на выходах шифратора 0000 (+Е на всех выходах). При нажатии любого ключа на двух выходах появляются сигналы 1, на других двух — 0. Например, при замыкании ключа SB1 на выходах 1 и 2 будут сигналы 1 и 1, на выходах 3 и 4 — 0 и 0 (кодовая комбинация 1100). Кодовые комбинации шифратора на одно сочетание приведены в табл. 2.2.

Если в схемах, приведенных на рис. 2.8, поменять полярность источника питания и подключение диодов, то получим шифраторы инверсного кода соответственно на все и на одно сочетание.

Шифратор двоичного кода на все сочетания, выполненный на микросхемах типа И-НЕ, показан на рис. 2.9. При разомкнутых контактах ключей SB1...SB6 на входы логических схем LI, L2, L3 поступает сигнал 1 (+E), инверторы этих схем открыты и на выходах I, II, III будут сигналы 0 (комбинация 000). При замыкании одного из ключей сигнал 0 (—Е) поступает на одну, две или все схемы, произойдет переключение инверторов (закроются инверторы схем, на которые поступил сигнал 0) и на выходах будут сигналы 1. Так, при замыкании ключа SB1 сигнал 0 поступит на вход элемента L1, инвертор которого закроется и на выходе будет сигнал 1 (комбинация 001). Комбинации сигналов на выходах при замыкании ключей полностью соответствуют табл. 2.1.

Дешифраторы служат для преобразования кода, по­ступающего на их входы, в распределительный код С¹_N. Де­шифраторы составляют из логических схем И, количество которых соответствует числу выходов N дешифратора. Чис­ло входов соответствует числу элементов (разрядов) ком­бинаций входного кода.

Дешифратор двоичного кода на одно сочетание С₄² представлен на рис. 2.10, о. Он состоит из шести диодных логических схем И, каждая из которых имеет два входных диода и резистор. Шины 7, 2, 3 и 4 являются входами де­шифратора. К ним подключаются диоды схем И таким об­разом, что совпадение сигнала 1 (—Е) при каждой кодовой комбинации возможно только на диодных входах одной схемы И. На выходе этой схемы будет также сигнал 1. При этом на всех других выходах будет сигнал 0. Все входные и выходные комбинации сведены в табл. 2.3.

При подаче на входы дешифратора, например, комбинации № 2 — 1010 сигнал 1 будет на входах 7 и 3, а на входах 2 и 4 — 0. Совпадение сигналов 1 произойдет на диодах схемы И2, на выходе которой будет также сигнал 1. На выходах всех других логических схем будет сигнал 0, так как хотя бы один из диодных входов этих схем подключен к шине 2 или 4 с высоким потенциа­лом, следовательно, диод этого входа будет открыт.

Дешифратор двоич­ного кода на все сочета­ния mⁿ (рис 2.10, б) со­стоит из восьми логичес­ких схем И. Каждому раз­ряду двоичного числа на входе дешифратора соот­ветствуют две кодовые шины: аО и а1 — разряд I;

bО и b1— разряд II; сО и cl — разряд III.

На одну из двух шин каждого разряда подается прямой сигнал, на другую — инверсный. Каждой комбинации кода соответствует опре­деленная диодная схема И и выход дешифратора.

При совпадении отрицательных потенциалов на всех трех входах одной из схем на ее выходе будет также отрицательный потенциал (сигнал 1). Если принять, что нулю соответствует комбинация на шинах разряда 10, а единице — 01, то кодовой комбина­ции 011 на кодовых шинах входов дешифратора будет соответствовать комбинация сиг­налов 10, 01, 01. При это сигнал 1 будет на шинах al, b1, cl, а сигнал 0 — на шинах а0, b0, с0. Совпадение сигналов 1 произойдет на входах схемы И выхода 3, следовательно, сигнал 1 будет на выходе 3. На остальных выходах будут сигналы 0. Работа дешифратора при других комбинациях приведена в табл. 2.4.

Дешифратор двоичного кода на все сочетания, выполненный на микросхемах типа И-НЕ, представлен на рис. 2.11. Входы микросхем подключены к кодовым ши­нам по тому же правилу, что и на рис. 2.10, б. При этом на выходах логических схем L0 — L7 будут инверсные сигналы, поэтому в схеме дешифратора предусмотрены дополнительно инверторы L8 — L15.

При совпадении отрицательных потенциалов на всех трех входах логической схе­мы, например, на выходе L7 будет положительный потенциал, а на выходе L15 — отрицательный. Дешифратор работает в соответствии с табл. 2.4.

В рассмотренном дешифраторе в каждом разряде (I, II, III) для передачи прямого и инверсного сигналов используют две шины. В промышленных интегральных микро­схемах с целью уменьшения числа выходов с одного кри­сталла применяют схемы с одной входной шиной на раз­ряд. Необходимую инверсию осуществляют непосредствен­но в кристалле (см. рис. 2.12).

С увеличением числа разрядов двоичного кода в каж­дой схеме И возрастает число входов, а также число вы­ходов дешифратора, т.е. схем И.

Для уменьшения числа входов в одной логической схеме и снижения общего числа схем в дешифраторах с большим числом разрядов применяют многоступенчатые схемы.

На рис. 2.13, а показана структурная схема двух­ступенчатого дешифратора. Разряды числа или элемен­ты кода разбивают на две равные части при их четном количестве или примерно равные, если их количество нечетное. Выходы дешифраторов первой ступени, чис­ло которых N₁ у первого дешифратора и N₂ — у второго, являются входами дешифратора второй сту­пени. Число выходов дешифратора второй сту­пени N равняется произведению числа выхо­дов дешифраторов первой ступени (N— W₂).

Восьмиэлементный двоичный код может быть разбит на две группы: 1—4 и 5—8 элемен­ты. С помощью дешифратора каждая группа двоичного кода преобразуется в шестнадцате­ричный код.

На рис. 2.13, б приведена принципиаль­ная схема двухступенчатого дешифратора че­тырехразрядного двоичного кода. На шины а0, a1, b0,b1, с0, c1, d0, d1 подается сигнал двоичного кода (на каждую пару шин пря­мой и инверсный сигнал). При этом двоично­му нулю соответствует комбинация 10, а дво­ичной единице — 01. Каждой входной комбинации двоичных сигналов соответствует определенная комбинация сигналов на выходах дешифраторов первой ступени (двух­разрядный четверичный код). На выходе дешифратора второй ступени возникает определенная комбинация кода С'_1Ь (сигнал 1 на одном выходе, на остальных пят­надцати — сигнал 0).

Пусть на входе дешифратора задана кодовая комбинация 0101 (двоичное число пять). На выходных шинах будет комбинация прямых и инверсных сигналов 10 01 10 01. Так как счет разрядов ведется справа налево, то комбинация 01 будет на шинах дешиф­ратора а0, a1 (разряд I), 10 — b0, b1 (разряд II), 01 — с0, с1 (разряд III), 10 — d0, d1 (разряд IV).

Таким образом, сигнал 1 (низкий по­тенциал) будет на шинах a1, b0, c1, d0, а значит появится на выходах 1 дешифраторов первой ступени Iа и Iб. На кодовых шинах де­шифратора второй ступени сигнал I будет на шинах el и f l, к которым подключены диоды пятой логической схемы, на выходе которой появится сигнал 1, на остальных пятнадцати сохранится сигнал 0.

При использовании интегральных микро­схем также целесообразно применять многосту­пенчатые схемы дешифраторов. Экономия зак­лючается в том, что в последней ступени де­шифратора используются двухвходовые элемен­ты И-НЕ. Хотя двухступенчатая схема также позволяет значительно сократить число корпу­сов микросхем.

На рис. 2.14 приведена принципиальная схема двухступенчатого дешифратора на ин­тегральных микросхемах. Принцип построе­ния дешифратора аналогичен диодному дешифратору на рис. 2.13, б. Рассматривая работу дешифратора при заданной кодовой комбинации 0101 так, как это было сделано выше, нетрудно убедиться, что сигнал 1 появится на пятом выходе де­шифратора второй ступени (схема TVg).