1.1.3.8Плата выходная силовых ключей (пвск)

Схема электрическая принципиальная – 27.Т.280.01.00.000 Э3.

ПВСК предназначена для соединения блока силовых ключей (БСК) со схемой локомотива.

Плата содержит резистивно-диодные цепи защиты транзисторов БСК от перенапряжения и два внешних разъёма 2РМД45Б50Ш8В1.

1.1.3.9Блок управления силовыми ключами (буск)

Схема электрическая принципиальная – 27.Т.280.11.00.000 Э3.

Блок управления силовыми ключами (БУСК) предназначен для управления блоком силовых ключей (БСК).

Характеристики блока:

• количество выходных сигналов – 48;

• уровень входных сигналов – ТТЛ;

• уровень выходных сигналов – ТТЛ с тремя состояниями.

Блок выполняет две функции:

• принимает информацию о состоянии ключей с внутренней магистрали и выдает ее в БСК;

• выдает информацию о состоянии выходных сигналов БУСК на внутреннюю магистраль, что позволяет анализировать состояние ключей. Информация передается по 1 байту.

Управление блоком и считывание контрольной информации осуществляется по внутренней магистрали.

На входной разъем поступают сигналы:

• BD0 - BD7 – данные;

• BA0 - BA7 – адрес;

• BWR, BRD – стробирующие сигналы записи и чтения;

• питание +5В;

Назначение сигналов данных и адреса следующее:

• BA0, BA1, BA4 – выбор одного из шести каналов ключей (по 8 в каждом канале);

• BA2, BA3, BA5 – BA7 – выбор платы, подключаемой к внутренней магистрали;

• BD0 – BD7 – шина данных

Дешифраторы DD6, DD7 по сигналам с внутренней магистрали вырабатывают сигналы записи BWR0 – BWR6 и чтения BRD0 – BRD5 для считывания и записи информации с шины данных внутренней магистрали в регистры1DD1 – 6DD1, 1DD2 – 6DD2.

По сигналам BWR0 – BWR5 происходит запись данных с внутренней магистрали в регистры 1DD1 – 6DD1, и далее передачу их на разъем ХР2 для управления ключами БСК.

Сигнал разрешения на передачу данных в БСК EN формируется триггером DD2 и микросхемой DD3 по сигналу ВWR6. Сигнал BWR6 необходим для организации задержки передачи данных на платы БСК при включении питания УОИ и исключения, таким образом, неопределенного состояния выходных ключей БСК активного полукомплекта УОИ.

По сигналам чтения BRD0 – BRD5 происходит считывание информации о состоянии выходных ключей БСК регистрами 1DD2 – 6DD2 и передачи ее на шину данных внутренней магистрали. Цепи R1,C1 DD3.1, DD3.2 предназначены для установки триггера DD2 в «0» при включении питания.

1.1.3.10Блок обработки аналоговых датчиков (боад)

Схема электрическая принципиальная 27.Т.245.14.00.000 Э3.

БОАД выполняет прием 61 аналогового сигнала с параметрами + 5В и выдачи информации по запросу на внутреннюю магистраль. Блок также имеет реперные источники положительного, отрицательного и нулевого напряжения.

Основные параметры блока:

• входное напряжение от минус 5 до плюс 5В;

• частота измерения до 200 Гц;

• основная погрешность не более 1%.

Структурная схема БОАД приведена на Рисунок 5. Сигналы от первичных преобразователей через RC-фильтры поступают на коммутатор аналоговых сигналов. Выбор нужного канала измерения осуществляется от внутренней магистрали по сигналу «Запись» через регистр RG. Далее, после усиления сигнал приходит на вход АЦП, в котором осуществляется его преобразование в 12-ти разрядный код. Полученный код передается через 2 выходных регистра RG на внутреннюю магистраль (по сигналу «Чтение»). Сигналы запуска АЦП и записи в выходные регистры вырабатываются формирователем управляющих сигналов. Управление формирователем выполняется от внутренней магистрали по сигналам «Запись» и «Чтение» и шины адреса.

Рисунок 5 – Структурная схема БОАД

Нормированные сигналы на БОАД поступают с платы ввода аналоговых датчиков (ПВАД) через разъем ХР2. Разъем ХР1 подключается к внутренней магистрали.

Входные аналоговые сигналы через фильтрующие цепочки R1C1, …, R64C64 приходят на входы коммутаторов сигналов DA1 – DA8 типа КР590КН6, которые позволяют выполнять коммутацию двухполярных сигналов с сопротивлением коммутации не более 300 Ом.

Выборка нужного аналогового канала выполняется следующим образом. Блок компьютера БК выполняет цикл записи по интерфейсу внутренней магистрали. При этом значение информации на шине адреса/данных следующее:

• BD0 – BD2 - выбор входного сигнала коммутаторов DA1 – DA8

• BD3 – BD5 –; выбор микросхемы коммутатора;

• BD6 – BD7 – не используются;

• BА0,BA1 – формирование управляющих сигналов чтения BRD или записи BWR;

• BА2 – BА7 – выбор платы, подключаемой к внутренней магистрали ( в данном случае БОАД);

• BWR, BRD – стробирующие сигналы записи и чтения.

При выполнении БК циклов записи - чтения, разряды А0, А1 приходят на дешифраторы DD3, DD4 и формируют сигналы записи BWR0 и BWR2 или чтения ВRD0, BRD1. Сигнал BWR0 разрешает запись информации о номере канала аналогового сигнала с шины данных внутренней магистрали в регистр DD8. . Выходы Q0-Q2 этого регистра определяют коммутируемый сигнал для микросхем DA1 – DA8. Сигналы с выходов Q3 – Q5 приходят на коммутатор DD9 и определяют один из сигналов с микросхем DD1 – DD8, который будет подключен к АЦП DA11. Через открывшийся ключ DA9 аналоговый сигнал поступает на операционный усилитель DA10, выполняющий функцию повторителя с небольшой интегральной составляющей (С90) и далее через фильтрующую цепочку R19С104 на вход АЦП. Запуск преобразования АЦП осуществляется по сигналу BWR2. После завершения преобразования (~1,5мкс) АЦП вырабатывает импульс окончания преобразования END низкого уровня, который разрешает считывание информации с выхода АЦП.

Информация с АЦП на шину данных считывается двумя байтами через регистры DD6, DD7. По сигналу BRD0 происходит чтение младшего байта информации, по сигналу BRD1 – старшего.

Цепочки R17,R18, С35 – С42, С79 – С88 фильтруют напряжения питания коммутаторов +11В. На стабилитронах VD1 и VD2 выполнен источник контрольного напряжения ±1.235 В. Это напряжение поступает на коммутатор DA8 и предназначено для контроля работы АЦП.

Ключевым элементом блока является АЦП типа AD7892AN-1.

Это быстродействующий 12-ти разрядный АЦП, работающий от одного источника питания. На одном кристалле расположены схемы масштабирования сигнала, устройство выборки-хранения УВХ, источник опорного напряжения, АЦП и многофункциональный цифровой интерфейс. AD7892AN-1 позволяет работать от источников входного сигнала от минус 5 до плюс 5В или от минус 10 до плюс 10В.

Описание выводов AD7892AN-1 представлено в таблице 7.

Таблица 7

нномер контакта	Обозначение	Описание
1	V NDD	Напряжение питания +5В
2	STANDBY	Логический вход, управляющий переходом ИС в дежурный режим. При «0» ИС переходит в дежурный режим с потребляемой мощностью менее 5 мВт.
3	VN2	Аналоговый вход «2». Если подсоединен к AGND, диапазон входного напряжения составляет +10 В. Если подсоединен к VN1, то +5 В.
4	VN1	Аналоговый вход «1». На него подается входное анализируемое напряжение.
5	REF OUT/ REF IN	Вход-выход опорного напряжения. Если используется внутренний источник опорного напряжения, то этот контакт подключается к AGND через конденсатор 0.1 мкФ. Когда для АЦП используется внешний источник, он подсоединяется к этому контакту. При этом внутренний источник подавляется.
6	AGND	«Аналоговая» земля - для аналоговой части ИС, УВХ, компаратора, ЦАП.
7	MODE	Определяет режим работы интерфейса 7892. Если «0», ИС работает с последовательным интерфейсом, если «0» – с параллельным.
8	DB11/LOW	Бит данных «11» или тестовый вывод. В режиме параллельного интерфейса это 3-х стабильный выход 11-го бита данных. В режиме последовательного интерфейса это тестовый вывод, и на него подается логический ноль.
9	DB10/LOW	Бит данных «10» или тестовый вывод. В режиме параллельного интерфейса это 3-х стабильный выход 11-го бита данных. В режиме последовательного интерфейса это тестовый вывод, и на него подается логический ноль.
10-13	DB9 – DB6	Биты данных «9 – 6».Стабильные ТТЛ-совместимые выходы. В последовательном режиме эти выводы никуда не подключаются.
14	DGND	«Цифровая» земля – земля цифровой части ИС.
15	DB5/SDATA	Бит данных «5». Последовательные данные (Serial data). В параллельном режиме это 5-й бит вывода данных. В последовательном – выходная линия последовательных данных. Последовательные данные выводятся по спаду импульсов SCLK, начиная с момента, когда RFS перейдет в «0». Кодирование выходных данных с дополнением 2.
1 Продолжение таблицы 7 6	DB4/SCLK	Бит данных «4». Последовательные данные (Serial data). В параллельном режиме это 4-й бит вывода данных. В последовательном – вход последовательного тактового сигнала SCLK. На этот вход должен подаваться внешний тактовый сигнал, чтобы вывести последовательные данные из AD7892.
17	DB3/RFS	Бит данных «3». Синхронизация блока при приеме. В режиме параллельного интерфейса это 3-х стабильный выход 3-го бита данных. В режиме последовательного интерфейса этот вывод принимает сигнал синхронизации блока. Этот сигнал RFS подается внешним устройством, чтобы получить последовательные данные изAD7892.
18	DB2	Бит данных «2». Трехстабильный ТТЛ-совместимый выход. В последовательном режиме не подключается..
19	DB1	Бит данных «1». Трехстабильный ТТЛ-совместимый выход. В последовательном режиме не подключается..
20	DB0	Бит данных «0». Трехстабильный ТТЛ-совместимый выход. В последовательном режиме не подключается.
21	RD	Строб чтения. Логический вход с низким активным уровнем. Используется вместе с CS (CS «0») для разрешения вывода данных.
22	CS	Выбор кристалла. Логический вход с низким активным уровнем. Используется вместе с RD (RD=0) для разрешения вывода данных.
23	EOC	Конец преобразования. Концу преобразования соответствует переход EOC в «0». Длительность этого импульса 100нс.
24	CONVST	Старт преобразования. Переключение из «0» в «1» переводит УВХ в режим хранения и запускает преобразование.