Исследование цифровых схем

Цель работы

– исследование работы цифровых логических элементов;

– исследование работы дешифратора;

– исследование работы мультиплексора;

– исследование работы триггеров;

– исследование работы счетчиков.

Теоретическое введение

Цифровым логическим элементом называется физическое устройство, реализующее одну из операций алгебры логики или простую логическую функцию. Схема, составленная из конечного числа логических элементов по определенным правилам, называется логической схемой.

Логические функции, а именно логическое отрицание, логическое умножение (конъюнкция) и логическое сложение (дизъюнкция), на практике могут быть реализованы с помощью определенных логических элементов. В табл. 4.1 представлены логические элементы, их обозначение, схемы и выполняемые функции.

Таблица 4.1

Элемент	Схема	Функция
НЕ
И
И-НЕ
ИЛИ
ИЛИ-НЕ
Исключающее ИЛИ

в таблице использованы следующие обозначения:

– отрицание значения x;

– логическое умножение (конъюнкция);

– логическое сложение (дизъюнкция).

Работу логического элемента принято описывать с помощью таблицы истинности. В ней указываются все возможные значения входных переменных логического элемента и состояния на его выходе в соответствии с выполняемой элементом логической функцией. Логические переменные могут принимать только два значения – 0 или 1. Пример таблицы истинности для логического элемента И приведен в табл. 4.2.

Таблица 4.2

Входы		Выход
x1	x2	y
0	0	0
0	1	0
1	0	0
1	1	1

Логические схемы, реализующие однозначное соответствие между значениями входных и выходных сигналов, называются комбинационными. К ним относятся дешифраторы и мультиплексоры.

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный 2ⁿ- разрядный код, все разряды которого, за исключением одного, равны единице. Дешифраторы бывают полными и неполными. Для полного дешифратора выполняется условие:

N = 2ⁿ,

где п – число входов (обычно n равно 2, 3 или 4); N — число выходов.

В неполных дешифраторах имеется п входов, но реализуется N < 2ⁿ выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

На рис. 4.1 изображен дешифратор с n = 3.

Рис. 4.1. Условное обозначение дешифратора 3х8

На входы x₀, x₁, x₂ можно подать 8 комбинаций логических уровней: 000, 001, 010, 111. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал (0), а на остальных высокий (1). Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу N, определяемому состоянием входов x₀, x₁, x₂ следующим образом: . В общем виде состояние выходного сигнала у. можно описать следующей системой условий:

Помимо информационных входов x₀, x₁, x₂, дешифраторы обычно имеют дополнительные входы управления E. Сигналы на этих входах разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Мультиплексором называется комбинационная логическая схема, представляющая собой управляемый переключатель, который подключает к выходу один из информационных входов данных. Номер подключаемого входа равен числу, определяемому комбинацией логических уровней на адресных входах. Кроме информационных и адресных входов, схемы мультиплексоров содержат вход разрешения, при подаче на который активного уровня мультиплексор переходит в активное состояние. При подаче на вход разрешения пассивного уровня мультиплексор перейдет в пассивное состояние, для которого сигнал на выходе сохраняет постоянное значение независимо от значений информационных и адресных сигналов.

В зависимости от соотношения числа информационных входов n и числа адресных входов m мультиплексоры делятся на полные и неполные. Если выполняется условие n = 2^m, то мультиплексор будет полным. Если это условие не выполняется, то есть n < 2^m, то мультиплексор будет неполным.

Число информационных входов у мультиплексоров обычно 2, 4, 8 или 16. На рис. 4.2 представлен мультиплексор 4х1 с инверсным входом разрешения Е и прямым выходом y, представляющий собой половину микросхемы мультиплексора КР555КП12.

Рис. 4.2. Условное обозначение мультиплексора 4х1

Выражение для выходной функции такого мультиплексора можно записать в виде:

,

где x₀, x₁, x₂, x₃ - информационные входы мультиплексора; А₀, A₁ – адресные входы мультиплексора.

В общем случае для полного мультиплексора, имеющего n управляющих (адресных) входов и 2ⁿ информационных входов, можно реализовать n входовую логическую функцию. Поскольку каждой комбинации управляющих входов соответствует единственный информационный вход, на него следует подавать требуемое значение логической функции, которое и будет передано на выход мультиплексора.

Триггером называют устройство, которое может находиться в одном из двух устойчивых состояний и переходить из одного состояния в другое под воздействием активного уровня логических сигналов, поступающих на его информационные входы.

Состояние триггера определяется по выходному сигналу. Триггеры имеют обычно два взаимоинверсных выхода, обозначенных Q и , где Q  прямой выход,  инверсный выход. При этом говорят, что триггер установлен, если на его выходе Q присутствует логическая 1, и сброшен  если 0. В триггерах с прямым управлением активным уровнем считается уровень логической 1, а в триггерах с инверсным управлением  уровень логического 0. Триггер обладает важной способностью запоминания. После переключения триггера входной активный уровень может быть снят, но триггер продолжает оставаться в том состоянии, которое он приобрел под воздействием этого сигнала. То есть триггер является простейшим элементом памяти, способным хранить один бит информации (либо 1, либо 0). В современной электронике триггеры выполняют, как правило, в виде микросхем, построенных на основе логических элементов. Наличие обратных связей между логическими элементами позволяет в триггере сохранять то состояние, которое он имел после снятия входного сигнала.

В зависимости от типа триггера помимо информационных входов R, S, J, K, D, T могут быть и вспомогательные (управляющие) входы, например, вход синхронизации C, при наличии которого переключение триггера может происходить только в строго фиксированные моменты времени, когда на этом входе присутствует активный уровень сигнала синхронизации. Исходя из этого, триггеры называют асинхронными, если они реагируют на информационные сигналы в момент их поступления. Триггеры, которые реагируют на информационные сигналы только при наличии сигнала синхронизации, называют синхронными.

Примером простейшего асинхронного триггера может быть асинхронный RS-триггер с прямым управлением, построенный на элементах ИЛИ-НЕ (рис. 4.3). У такого триггера всего два информационных входа: S  вход установки; R  вход сброса и два выхода Q и .

а) б)

Рис. 4.3. Структурная схема асинхронного RS-триггера (а) и его условное обозначение (б)

Такой триггер является аналогом реле “включение-выключение” (“установка-сброс”). Однако, такой триггер является и элементом памяти, храня предыдущее состояние, если с его входов сняты информационные сигналы (S = 0; R = 0).

Работа RS-триггера определяется таблицей истинности (табл. 4.3).

Таблица 4.3.

Входы		Выходы		Функциональное состояние
S	R	Q
1	0	1	0	Установка
0	1	0	1	Сброс
0	0	Нет изменений на выходе		Хранение предыдущей информации
1	1	Неопределенность		Запрещенное состояние

Временные диаграммы, поясняющие работу RS-триггера, представлены на рис. 4.4.

Рис.4.4. Временные диаграммы, поясняющие работу RS-триггера

Мы рассмотрели пример асинхронного триггера.

Во многих устройствах необходимо синхронизировать во времени переключение нескольких триггеров. В таких случаях используются синхронные триггеры, имеющие дополнительный тактовый вход (вход синхронизации). Синхронные триггеры могут быть со статическим и динамическим управлением. Триггеры со статическом управлением имеют на входе синхронизации тактовый импульс с уровнем логической 1 (прямой С-вход) или уровень логического 0 (инверсный С-вход). Триггеры с динамическим управлением воспринимают сигналы с информационных входов только при возрастании тактового импульса синхронизации (при положительном фронте импульса, прямой динамический С-вход) или при убывании тактового импульса (отрицательном фронте или срезе импульса  инверсный динамический С-вход).

В качестве примера рассмотрим синхронный JK-триггер с инверсным динамическим С-входом. Условное обозначение такого триггера представлено на рис. 4.5.

Рис. 4.5. Условное обозначение синхронного JK-триггера с динамическим инверсным управлением

Работа JK-триггера поясняется таблицей истинности (табл. 4.4).

Таблица 4.4.

Входы			Выходы		Функциональное состояние
J	K	C	Q
1	0		1	0	Установка
0	1		0	1	Сброс
0	0		Нет изменений на выходе		Хранение предыдущей информации
1	1		Переключение на противоположное значение		Переключение в противоположное предыдущему состояние

Временные диаграммы, поясняющие работу JK-триггера, представлены на рис. 4.6.

Рис. 4.6. Временные диаграммы, поясняющие работу синхронного JK-триггера с динамическим инверсным управлением при наличии среза тактового импульса

В отличие от рассмотренного синхронного JK-триггера, имеющего два информационных входа, существует синхронный T-триггер, принимающий информацию только по одному входу. Этот триггер может быть построен, например, на основе JK-триггера, в котором можно объединить входы J и K, подавая на них постоянно логическую 1. Тогда, имея всего один информационный вход и подавая на него сигнал синхронизации, можно изменять информацию на выходе. При этом, как и в JK-триггере, применяется инверсный динамический С-вход. Полученный триггер называется счетным T-триггером. Такой триггер производит переключение выходного сигнала на противоположный каждый раз, когда на входе происходит срез тактового импульса.

Условное обозначение на электрических схемах и временные диаграммы, поясняющие работу T-триггера, представлены на рис. 4.7.

а) б)

Рис. 4.7. Условное обозначение Т-триггера на электрических схемах (а) и временные диаграммы, поясняющие работу Т-триггера

К синхронным триггерам, принимающим информацию только по одному входу, можно отнести D-триггер. Его еще называют триггером задержки. Это синхронный триггер, выходное состояние которого совпадает с сигналом на его единственном информационном D-входе, которое тот имел на предыдущем такте импульса синхронизации. Динамический D-триггер работает по положительному фронту синхронизирующего импульса (прямой динамический С-вход).

Работа D-триггера поясняется таблицей истинности (табл. 4.5).

Таблица 4.5.

Входы		Выходы		Функциональное состояние
D	C	Q
1		1	0	Установка
0		0	1	Сброс
1 или 0	Отсутствие сигнала синхронизации	Нет изменений на выходе		Ожидание. Хранение предыдущей информации

Условное обозначение D-триггера на электрических схемах представлено на рис. 4.8.

Рис. 4.8. Условное обозначение D-триггера на электрических схемах

D-триггер может выполнять роль элемента памяти. Он может быть использован в ЭВМ для построения регистров памяти. Например, 8-ми разрядный регистр состоит из восьми D-триггеров. В нем можно запомнить 8-ми разрядное слово и хранить это слово до тех пор, пока на синхронный вход триггеров не придет положительный фронт тактового импульса и на информационный вход при этом будет подана другая информация.

Счетчиком называется устройство для подсчета числа входных импульсов. С поступлением каждого импульса на вход С состояние счетчика изменяется на единицу. Счетчик можно реализовать на нескольких триггерах, при этом состояние счетчика будет определяться состоянием его триггеров. В суммирующих счетчиках каждый входной импульс увеличивает число на его выходе на единицу, в вычитающих счетчиках каждый входной импульс уменьшает это число на единицу. Наиболее простые счетчики - двоичные. На рис. 4.9 представлен суммирующий двоичный счетчик.

Рис. 4.9. Двоичный суммирующий счетчик

При построении счетчика триггеры соединяют последовательно. Выход каждого триггера непосредственно действует на тактовый вход следующего. Для того чтобы реализовать суммирующий счетчик, необходимо счетный вход очередного триггера подключать к инверсному выходу предыдущего. Для того чтобы изменить направление счета (реализовать вычитающий счетчик), можно предложить следующие способы:

– считывание выходных сигналов счетчика не с прямых, а с инверсных выходов триггеров;

– изменение структуры связей в счетчике путем подачи на счетный вход триггера сигнала не с инверсного, а с прямого выхода предыдущего устройства.

Счетчики характеризуются числом состояний в течение одного периода счета (цикла). Число состояний определяется количеством триггеров k в структуре счетчика. Так, при k = 3 число состояний равно N = 2³ = 8 (от 000 до 111).

Число состояний счетчика принято называть коэффициентом пересчета K_сч. Этот коэффициент равен отношению числа импульсов N_вх на входе к числу импульсов N_вых на выходе старшего разряда счетчика за период счета:

.

Если на вход счетчика подавать периодическую последовательность импульсов с частотой f_вх, то частота f_вых на выходе старшего разряда счетчика будет меньше в K_сч раз:

.

Поэтому счетчики можно использовать в качестве делителей частоты, величина K_сч в этом случае будет коэффициентом деления. Для увеличения величины K_сч приходится увеличивать число триггеров в цепочке. Каждый дополнительный триггер удваивает число состояний счетчика и число K_сч. Для уменьшения коэффициента K_сч можно в качестве выхода счетчика рассматривать выходы триггеров промежуточных каскадов. Например, для счетчика на трех триггерах K_сч = 8, если взять выход 2-го триггера, то K_сч = 4. При этом K_сч всегда будет являться целой степенью числа 2, а именно: 2, 4, 8, 16 и т. д.

Для построения суммирующего счетчика с K_сч = 5 надо, чтобы после формирования последнего числа из последовательности {0, 1, 2, 3, 4} счетчик переходил не к числу 5, а к числу 0. В двоичном коде это означает, что от числа 100 нужно перейти к числу 000, а не 101. Изменение естественного порядка счета возможно при введении дополнительных связей между триггерами счетчика. Можно воспользоваться следующим способом: как только счетчик попадает в нерабочее состояние (в данном случае 101), этот факт должен быть опознан и повлечь последующую выработку сигнала, который перевел бы счетчик в состояние 000.

При последовательном включении триггера и счетчика с K_сч = 5 образуется десятичный счетчик, у которого K_сч = 10. Такие счетчики широко используются для построения цифровых измерительных приборов с удобным для оператора десятичным отсчетным устройством.

Порядок выполнения

Загрузите и запустите программу Logic.vi.

После ознакомления с целью работы нажмите кнопку «Начать работу». На экране появится изображение ВП, необходимого для выполнения задания 1 (рис. 4.10).

Рис. 4.10. Лицевая панель ВП при выполнении задания 1

Задание 1. Изучение работы цифровых логических элементов

С помощью элементов управления ВП типа «список» активизируйте требуемый тип цифрового логического элемента (рис. 4.10).

На входы выбранного логического элемента подайте электрические сигналы, уровни которых соответствуют логическим уровням, указанным в табл. 4.6. Логический уровень изменяется при однократном нажатии с помощью манипулятора «мышь» на кнопку квадратной формы, изображенную около соответствующего входа. При этом на кнопке отображается состояние входа («0» или «1»).

Таблица 4.6

Вход x1	Вход x2	Выход y для логической функции:
		НЕ	И	И-НЕ	ИЛИ	ИЛИ-НЕ	Искл. ИЛИ
0	0
0	1
1	0
1	1

Запишите в табл. 4.6 состояние выхода логического элемента. Это состояние отображается на передней панели ВП с помощью индикатора круглой формы. Логическое состояние выхода также отображается на индикаторе ВП.

Повторите исследование для всех логических элементов, указанных в табл. 4.6. Полученную таблицу истинности занесите в отчет.

Нажмите на передней панели ВП кнопку «Перейти к заданию 2», на экране появится лицевая панель ВП, необходимая для выполнения задания 2 (рис. 4.11).

Рис. 4.11. Лицевая панель ВП при выполнении задания 2

Задание 2. Изучение работы дешифратора 2 х 4

Используя органы управления, расположенные на панели ВП, установите на разрешающем входе Е дешифратора логическое состояние «0».

На входы дешифратора «х₀» и «х₁» подайте логические сигналы в соответствии с табл. 4.7 и контролируйте при этом состояние выходов «y₀»-«y₃». Полученные данные запишите в соответствующие ячейки табл. 4.7.

Таблица 4.7.

Вход E	Вход x1	Вход x0	Выход y0	Выход y1	Выход y2	Выход y3
0	0	0
	0	1
	1	0
	1	1
1	0	0
	0	1
	1	0
	1	1

Повторите исследование работы дешифратора при состоянии «1» разрешающего входа Е. Результаты исследований занесите в отчет. Определите, какое логическое состояние входа Е является активным.

Нажмите на передней панели ВП кнопку «Перейти к заданию 3», на экране появится лицевая панель ВП, необходимая для выполнения задания 3 (рис. 4.12).

Рис. 4.12. Лицевая панель ВП при выполнении задания 3

Задание 3. Изучение работы мультиплексора 4 х 1

С помощью органов управления, расположенных на передней панели ВП, установите на разрешающем входе Е мультиплексора логическое состояние «0».

Установите на адресных входах мультиплексора «А₀» и «А₁» комбинацию логических состояний в соответствии с табл. 4.8.

Таблица 4.8

Вход E	Вход A1	Вход А0	Выход y = xi
0	0	0
	0	1
	1	0
	1	1
1	0	0
	0	1
	1	0
	1	1

Определите, какой из четырех информационных входов (х₀-х₃) подключен к выходу y при установленном значении адреса. Для этого, поочередно меняя состояние входов мультиплексора с помощью расположенных на панели ВП кнопок «х₀»-«х₃», установите номер входа, переключение которого изменяет состояние индикатора «y» на выходе. Обозначение этого входа запишите в табл. 4.8. Если обнаружить подключенный вход не удается, занесите в таблицу символ «х».

Повторите исследование работы мультиплексора при состоянии «1» разрешающего входа Е. Результаты исследований занесите в отчет. Определите, какое логическое состояние входа Е является активным.

Нажмите на передней панели ВП кнопку «Перейти к заданию 4», на экране появится лицевая панель ВП, необходимая для выполнения задания 4 (рис. 4.13).

Рис. 4.13. Лицевая панель ВП при выполнении задания 4

Задание 4. Изучение работы асинхронного RS-триггера

Для изучения работы RS-триггера установите лабораторный модуль Lab8A на макетную плату лабораторной станции NI ELVIS. Внешний вид модуля показан на рисунке 4.14

Рис. 4.14. Внешний вид модуля Lab8A для изучения работы триггеров

С помощью органов управления, расположенных на передней панели ВП, поочередно установите на входах триггера R и S логические состояния, указанные в табл. 4.9.

В соответствии с входными сигналами определите состояние выхода триггера с помощью индикатора Q и запишите в таблицу состояний (табл. 4.9).

Изменяя состояние входов, заполните таблицу переходов (табл. 4.10) RS-триггера. Отметьте, при каких переключениях состояние триггера изменяется, а при каких - нет.

Таблица 4.9

Вход R	Вход S	Выход Qn+1
0	0
0	1
1	0
1	1

Таблица 4.10

Выход Qn	Вход R	Вход S	Выход Qn+1
0	x	0
0	0	1
1	1	0
1	0	x

х – любое состояние входа;

Q – состояние триггера до подачи управляющих сигналов;

Q_n+1 – состояние триггера после подачи управляющих сигналов.

Нажмите на передней панели ВП кнопку «Перейти к заданию 5», на экране появится лицевая панель ВП, необходимая для выполнения задания 5 (рис. 4.15).

Рис. 4.15. Лицевая панель ВП при выполнении задания 5

Задание 5. Изучение работы двухступенчатого JK- триггера

С помощью органов управления, расположенных на передней панели ВП, включите тактовый генератор для подачи импульсов на счетный вход «С» JK-триггера. На графическом индикаторе ВП появятся временные диаграммы сигналов на входах и выходе триггера.

Изменяя логические состояния входов J и K, и наблюдая временные диаграммы и состояние индикатора «Q» на выходе, заполните таблицу состояний (табл. 4.11) и таблицу переходов (табл. 4.12) JK-триггера.

По временной диаграмме определите, по какому перепаду тактового импульса происходит переключение JK-триггера. Для удобства анализа временных диаграмм можно остановить работу триггера, выключив тактовый генератор.

Таблица 4.11

Вход J	Вход K	Вход C	Выход Qn+1

Таблица 4.12

Вход Qt	Вход J	Вход K	Выход Qn+1

Изображение, полученное на графическом индикаторе ВП и содержащее основные фазы переключения JK-триггера, скопируйте на страницу отчета.

Нажмите на передней панели ВП кнопку «Перейти к заданию 6», на экране появится лицевая панель ВП, необходимая для выполнения задания 6 (рис. 4.16).

Рис. 4.16. Лицевая панель ВП при выполнении задания 6

Задание 6. Изучение работы двухступенчатого D-триггера.

С помощью органов управления, расположенных на передней панели ВП, включите тактовый генератор для подачи импульсов на счетный вход «С» D-триггера. На графическом индикаторе ВП появятся временные диаграммы сигналов на входах и выходе триггера.

Изменяя логическое состояние входа D и наблюдая временные диаграммы и состояние индикатора «Q» на выходе, заполните таблицу состояний (табл. 4.13) и таблицу переходов (табл. 4.14) D-триггера.

Таблица 4.13

Вход D	Вход C	Выход Qn+1
0
1

Таблица 4.14

Выход Qt	Вход D	Выход Qn+1

По временной диаграмме определите, по какому перепаду тактового импульса происходит переключение D-триггера.

Скопируйте отображаемую на графическом индикаторе ВП временную диаграмму с основными фазами переключения D-триггера на страницу отчета.

Нажмите на передней панели ВП кнопку «Перейти к заданию 7», на экране появится лицевая панель ВП, необходимая для выполнения задания 7 (рис. 4.17).

Рис. 4.17. Лицевая панель ВП при выполнении задания 7

Задание 7. Изучение работы счетного Т-триггера

Для изучения работы счетчиков установите лабораторный модуль Lab9A на макетную плату лабораторной станции NI ELVIS. Внешний вид модуля показан на рис. 4.18

Рис. 4.18. Внешний вид модуля Lab9A для изучения работы триггеров

С помощью органов управления, расположенных на передней панели ВП, включите тактовый генератор для подачи импульсов на счетный вход «С» T-триггера. На графическом индикаторе ВП появятся временные диаграммы сигналов на входах и выходе T-триггера.

Используя органы управления ВП, определите, при каком логическом состоянии входа Т-триггер работает в счетном режиме, то есть изменяет состояние выхода при поступлении тактовых импульсов на вход С.

Временные диаграммы работы Т-триггера в счетном режиме, полученные на графическом индикаторе ВП, скопируйте на страницу отчета.

Нажмите на передней панели ВП кнопку «Перейти к заданию 8», на экране появится лицевая панель ВП, необходимая для выполнения задания 8 (рис. 4.19).

Рис. 4.19. Лицевая панель ВП при выполнении задания 8

Задание 8. Изучение работы асинхронного двоичного счетчика

С помощью органов управления, расположенных на передней панели ВП, включите тактовый генератор для подачи импульсов на счетный вход С счетчика. На графическом индикаторе ВП появятся временные диаграммы сигналов на его входах и выходах.

Наблюдая за работой счетчика, по временным диаграммам и индикаторам выхода определите, при каком логическом состоянии входа R происходит асинхронный сброс счетчика в нулевое состояние.

Отображаемые на графическом индикаторе ВП временные диаграммы, отражающие полный цикл работы двоичного счетчика, скопируйте на страницу отчета.

Нажмите на передней панели ВП кнопку «Перейти к заданию 9», на экране появится лицевая панель ВП, необходимая для выполнения задания 9 (рис. 4.20).

Рис. 4.20. Лицевая панель ВП при выполнении задания 9

Задание 9. Изучение работы асинхронного счетчика с коэффициентом пересчета 10

С помощью органов управления, расположенных на передней панели ВП, включите тактовый генератор для подачи импульсов на счетный вход С счетчика. На графическом индикаторе ВП появятся временные диаграммы сигналов на его входах и выходах.

Наблюдая за работой счетчика, по временным диаграммам и индикаторам выхода определите, при каких логических состояниях входов R и S происходят, соответственно, асинхронный сброс счетчика в нулевое состояние и асинхронная установка его в состояние 10.

Отображаемые на графическом индикаторе ВП временные диаграммы, отражающие полный цикл работы двоичного счетчика с коэффициентом пересчета 10, скопируйте на страницу отчета.

Нажмите на панели ВП кнопку «Завершение работы».

Контрольные вопросы

1. Что такое логическая переменная и логический сигнал? Какие значения они могут принимать?

2. Что такое логическая функция?

3. Что такое таблица истинности? Приведите пример.

4. Какие логические элементы составляют базовый набор?

5. Какие логические функции выполняет дешифратор?

6. Каково назначение входов управления в дешифраторе? Как влияет сигнал управления на выходные функции дешифратора?

7. Функцию какого электрического устройства выполняет мультиплексор для логических сигналов?

8. Каким логическим уравнением описывается работа мультиплексора 2 х 1 с управляющим входом?

9. Опишите принцип работы RS-, JK-, D- и T-триггеров.

10. Как с помощью JK- и D-триггеров реализовать счетный триггер?

11. Почему Т-триггер называют счетным?

12. На основе каких триггеров и как можно реализовать двоичный счетчик? Что следует для этого сделать?

13. Как преобразовать суммирующий счетчик в вычитающий?

14. Что такое коэффициент пересчета счетчика?

15. Какими способами можно изменить коэффициент пересчета счетчика?

Библиографический список

1. Марченко А. Л. Основы электроники. М.: ДМК Пресс, 2008. 296 с.

2. Электротехника и электроника. Учеб. для вузов. – В 3-х кн. Кн. 3. Электрические измерения и основы электроники / Г.П. Гаев, В.Г. Герасимов, О.М. Князьков и др.; Под ред. проф. В.Г. Герасимова. М.: Энергоатомиздат, 1998. 432 с.

3. Прянишников В. А. Электроника. Полный курс лекций. М: Корона-Век, 2009. 416 с.

4. Музылева И.В. Элементная база для построения цифровых систем управления. М.: Техносфера, 2006. 144 с.

5. Немцов М.В. Электротехника и электроника. Учебник для вузов. М.: Изд.МЭИ, 2004. 460 с.

6. Тотхейм Р. Основы цифровой электроники. М.: Мир, 1988. 392 с.

7. http://russia.ni.com/datasheet . NI ELVIS II. Руководство пользователя

Приложение

Пример оформления титульного листа лабораторной работы

	НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ «МИСиС»
	КАФЕДРА ЭЛЕКТРОТЕХНИКИ И МИКРОПРОЦЕССОРНОЙ ЭЛЕКТРОНИКИ
Лабораторная работа №1 Тема: Исследование характеристик биполярного транзистора Отметка о допуске:_______________ Отметка о выполнении:___________ Отметка о защите:________________ Группа: ________________ Студент:________________ Преподаватель:________________ Москва, 2012

85