1.1 Комбинационные схемы
Выходные сигналы комбинационных узлов определяются только значениями входных сигналов, предыдущие состояния узлов не имеют значения. Достоинством комбинационных схем является их высокое быстродействие. Примерами комбинационных схем являются дешифраторы, шифраторы, мультиплексоры, демультиплексоры, схемы сравнения, комбинационные сумматоры, коммутаторы и др.
Двоичный дешифратор – это устройство, преобразующее двоичный код в код «1 из N», то есть в выходном N разрядном коде только одна 1, остальные позиции – нулевые. Очевидно, что двоичный дешифратор, имеющий n входов должен иметь 2n выходов. Условное обозначение и таблица истинности дешифратора приведены на рис. .1. Кроме входных и выходных кодов, в схеме предусмотрен вход выбора CS. Устройство работает только в том случае, если на вход CS дешифратора подан разрешающий нулевой сигнал. В противном случае микросхема выключается и на всех ее выходах устанавливается сигнал логической единицы.
Входы |
Выходы |
|||||
D1 |
D0 |
CS |
3 |
2 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
х |
х |
1 |
1 |
1 |
1 |
1 |
Рисунок .1 – Дешифратор
Двоичный шифратор выполняет обратное преобразование: сигнал на одном из входов преобразуется в n-разрядное двоичное число.
Мультиплексор – это устройство, обеспечивающее соединение одного из информационных входов с выходом. Номер коммутируемого информационного входа задается двоичным кодом на адресных входах устройства. n адресных входов позволяют коммутировать 2n информационных входов. Условное обозначение и таблица истинности мультиплексора приведены на рис. .2.
Входы |
Выход |
||
A1 |
A0 |
CS |
Q |
0 |
0 |
0 |
D0 |
0 |
1 |
0 |
D1 |
1 |
0 |
0 |
D2 |
1 |
1 |
0 |
D3 |
х |
х |
1 |
0 |
Рисунок 2 – Мультиплексор
Демультиплексор обеспечивает соединение одного из 2n информационных выходов с одним входом. Номер подключаемого информационного выхода задается n-разрядным двоичным кодом на адресных входах.
Двоичный шифратор
1.2 Схемы с памятью
Значение выходного сигнала в узлах последовательностного типа зависит не только от сигналов, действующих на входе в текущий момент времени, но и от значений, действовавших ранее.
Триггеры
Простейшей схемой последовательностного типа является триггер. На основе триггеров строятся более сложные последовательностные схемы с различными комбинациями способов записи и считывания информации.
Триггер – это узел, с положительной обратной связью и двумя устойчивыми состояниями 0 и 1. Как правило, триггер состоит из элемента памяти и комбинационной схемы, обеспечивающей преобразование различных входных сигналов. Подробно схемотехника триггерных элементов рассмотрена в [1, 2].
Существуют следующие базовые типы триггеров RS, T, D, JK.
RS триггер имеет два входа: S – установка в единицу и R – установка в ноль. Одновременная подача сигналов S и R недопустима. D триггер фиксирует входной сигнал при поступлении тактового сигнала С. Т триггер – счетный, изменяет свое состояние каждый раз при поступлении вход сигнала.
Универсальный JK триггер имеет входы J установки и K сброса, но в отличие от RS триггера допускает ситуацию с одновременной подачей сигналов на оба эти входа, реализуя в этом случае счетный режим аналогично T триггеру.
Дополнительно триггеры классифицируются по способу приема информации. С этой точки зрения различают тактируемые, в которых переход происходит только при поступлении тактового сигнала на специальный тактовый вход, и не тактируемые, меняющие свое состояние сразу при изменении входных сигналов. Различают также триггеры, переключаемые уровнем и переключаемые фронтом. Первые изменяют свое состояние в течение длительности тактового импульса при поступлении соответствующих информационных сигналов, вторые меняют состояние при появлении на входе тактирования соответствующего фронта тактового сигнала.
Функциональные возможности триггера описываются таблицей состояний. На рисунке 3 приведены схема и таблица синхронного RS триггера, меняющего свое состояние при активном тактовом сигнале на синхронизирующем входе С. Условные графические обозначения и временные диаграммы тактируемых фронтом D и T триггеров приведены на рисунке 4.
С |
R |
S |
Q(t) |
Q(t+1) |
Режим |
0 |
Х |
Х |
0 |
0 |
хранение |
0 |
Х |
Х |
1 |
1 |
|
1 |
0 |
0 |
0 |
0 |
хранение |
1 |
0 |
0 |
1 |
1 |
|
1 |
0 |
1 |
Х |
1 |
запись единицы |
1 |
1 |
0 |
Х |
0 |
запись нуля |
1 |
1 |
1 |
Х |
* |
запрещенная комбинация |
Рисунок .3 – Синхронный RS-триггер
Рисунок .4 – Таблица состояний и условное обозначение а) синхронный D-триггер б) T-триггер на базе D-триггера