Питання для контролю вивченого матеріалу:

45. За якою структурою будуються прямокутні дешифратори?

46. Які дешифратори називаються матричними або прямокутними?

47. Назвіть переваги прямокутних дешифраторів.

Література:

26. М.П.Бабич, І.А.Жуков., «Комп’ютерна схемотехніка», 2004 р.

27. В.Н.Вениаминов, О.Н.Лебедев, А.И.Мирошниченко, «Микросхемы и их применение», 2003 р.

Урок № 29

(згідно робочої навчальної програми)

Тема: Багатоступеневі дешифратори. Каскадування дешифраторів

Питання: 1. Принцип побудови багатоступеневих дешифраторів.

2. Каскадування дешифраторів.

Принцип побудови багатоступеневих дешифраторів полягає у послідовному розбитті вхідного багаторозрядного коду до отримання у кожній групі двох-трьох розрядів. Як приклад на рис. 1 показано розбиття коду, який дешифрується для n= 10 й n = 13. Після цього багатоступенева схема дешифратора зображується у вигляді з'єднання ряду лінійних схем.

Рис. 1. Розбиття вхідного коду, який дешифрується на групи: а — при п = 10; б — при п = 13

Під каскадуванням (нарощуванням) розуміють спосіб з'єднання дешифраторів у вигляді мікросхем середнього ступеня інтеграції для одержання більшої розрядності вхідного коду. З'єднання двох трирозрядних дешифраторів для декодування чотирирозрядного коду показано на рис. 2.

Рис 2. Каскадування дешифраторів

Вхідні змінні Х₁, Х₂ і Х₃ подаються паралельно на входи обох дешифраторів: змінна X₄ подається безпосередньо на вхід стробування першого дешифратора, через інвертор — на вхід стробування другого дешифратора.

Ця каскадна схема працює так. Якщо значення старшого розряду вхідного коду Х₄ = 0, то в роботу включається перший дешифратор з інверсними вісьмома ви­ходами L₀, ..., L₇, при цьому другий дешифратор блокований (вимкнений) і на його виходах L₈, ..., L₁₅ встанов­люються високі рівні. При Х₄ = 1 блокується перший дешифратор і включається в роботу друга мікросхема.

Таким чином, через наявність стробуючого входу два трирозрядних дешифратори утворюють схему дешифрації чотирирозрядного коду.

Питання для контролю вивченого матеріалу:

48. Поясніть принцип побудови багатоступеневих дешифраторів.

49. Що таке каскадування дешифраторів?

Література:

28. М.П.Бабич, І.А.Жуков., «Комп’ютерна схемотехніка», 2004 р.

29. В.Н.Вениаминов, О.Н.Лебедев, А.И.Мирошниченко, «Микросхемы и их применение», 2003 р.

Урок № 31

(згідно робочої навчальної програми)

Тема: Каскадування мультиплексорів

Питання: 1. Приклад побудови схеми мультиплексора.

В інтегральному виконанні мультиплексори випускають на чотири, вісім або шістнадцять входів. Каскадування дозволяє реалізувати комутацію довільного числа вхідних ліній на базі серійних мікросхем мультиплексорів меншої розрядності.

Приклад побудови схеми мультиплексора на 16 входів на основі типових чотиривходових мультиплексорів показаний на рис. 1.

Рис. 1. Каскадування мультиплексорів

Молодші розряди адреси А₁, А₀ підключаються до адресних входів усіх мультиплексорів першого рівня, на виходах яких виробляються такі функції:

де F₀ – F₃ — виходи внутрішніх дешифраторів: F₀= ; F₁ = А₀; F₂= А₁ ; F_з= А₁ А₀; Х_І5 -Х₀ — вхідні змінні.

Старші розряди адреси A₃, А₂ подаються на адресні входи мультиплексора другого рівня, на виході якого формується остаточна функція

D = F₀'D₀' v F₁' D₁' v F₂' D₂' v F₃' D₃',

де внутрішні виходи дешифратора визначаються такими мінтермами: F'₀= ; F'₁ = А₂; F'₂=А₃ ; F'₃=А₃А₂.

Нехай, наприклад, значення адреси А₃А₂А₁А₀= 1011₂ = 11₁₀. При цьому функція молодшої частини адреси приймає значення F₃ = А₁ А₀ = 1 і на виходах мультиплексорів першого рівня одночасно формуються сигнали D'₀ = F₃ Х₁, D'₁ = F₃ Х₇, D'₂ = F₃ Х₁₁, D'₃ = F₃ Х_15. Функція старшої частини адреси F'₂ = А₃ = 1 забезпечує передачу на вихід значення сигналу D'₂, тобто

D = F'₂ D'₂= F'₂F₃Х₁₁=А₃ А₁А₀Х₁₁.