2.7.7. Работа первичного управляющего автомата в режиме захвата шин
Управляющее устройство МП позволяет выполнять операции с прямым доступом к памяти. По линии управления HOLD периферийное устройство может приостанавливать нормальный вычислительный процесс в МП и кратковременно осуществлять управление по шинам адреса и данных. Первичный автомат при этом вырабатывает микроприказы, переводящие буферные схемы шин адреса и данных в высокоимпедансное состояние. Таким образом реализуется принцип захвата шин МП-системы для ввода/вывода данных.
В режиме ПДП обмен данными между памятью и периферией производится без участия МП. В этом случае в процедурах обмена не участвуют регистры, а следовательно, содержимое МП сохраняется неизменным.
Наиболее целесообразен режим ПДП при обмене специально упакованными блоками данных. Режим ПДП дает возможность МП-системе отказаться от программного управления обменом данными, что приводит к повышению ее эффективности, так как позволяет достаточно простыми средствами осуществить согласование работы медленно действующих периферийных устройств с высокой скоростью обработки данных в МП. На рис. 2.13 представлена временная диаграмма операции чтения с устройства ввода в режиме HOLD. Из диаграммы видим, что в случае готовности символа данных к передаче (Ready) при сигнале HOLD внутренний триггер HOLD переводится в единичное состояние. В результате первичный автомат вырабатывает по линии HLDA шины управления сигнал разрешения.
Рис. 2.13. Первичный автомат в режиме ПДП
Логика первичного автомата позволяет согласовывать во времени синхронную работу МП и асинхронные сигналы HOLD и Ready. Процесс захвата шин на один цикл для передачи символа в режиме ПДП начинается после того, как триггер HLDA установится в единичное состояние. Сигнал с единичного выхода триггера HLDA управляет буферными схемами шин адреса и данных и переводит их в высокоимпедансное состояние, т. е. отключает МП от системы по шинам адреса и данных.
Единичный сигнал HLDA, поступивший в адаптер периферийного оборудования, инициирует в нем процедуру управления системными шинами: периферийное оборудование на один цикл захватывает шины адреса и данных и передает по условленному адресу в память, минуя МП, блок информации. Естественно, что наличие режима HOLD в МП вызывает некоторое усложнение логических схем периферийных адаптеров, или контроллеров. По окончании цикла ПДП, т. е. по окончании процедуры передачи одного блока по системным шинам, периферийное оборудование снимает сигнал захвата шин HOLD, в результате чего первичный автомат сбрасывает триггер HOLD, переводит в нулевое состояние сигнал управления HLDA и возвращается к выполнению вычислительного процесса, который был приостановлен на один машинный цикл.
2.8. Методы и способы организации памяти
Под памятью цифровых вычислительных устройств понимают запоминающее устройство, предназначенное для приема (записи), хранения и выдачи (считывания) информации, представленной двоичным кодом. Основными характеристиками ЗУ являются:
информационная емкость, определяемая максимальным объемом хранимой информации в битах или байтах;
быстродействие, характеризуемое временем выборки информации из ЗУ и временем цикла обращения к ЗУ с произвольным доступом или временем поиска и количеством переданной в единицу времени информации в ЗУ (или из ЗУ) с последовательным доступом;
энергопотребление, определяемое электрической мощностью, потребляемой ЗУ от источника питания в каждом из режимов работы, а также надежность, стоимость, масса, габаритные размеры и др.
Со времени появления больших (по размерам) компьютеров сложилось деление памяти на внутреннюю и внешнюю:
внутренняя память - электронная (полупроводниковая) память, устанавливаемая на системной плате или на платах расширения;
внешняя память - память, реализованная в виде устройств с различными принципами хранения информации и обычно с подвижными носителями.
Обычно это устройство магнитной (дисковой и ленточной) памяти, оптической и магнитооптической памяти.
Для процессора непосредственно доступной является внутренняя (оперативная) память.
Основная, или оперативная, память (Main Memory) компьютера используется для оперативного обмена информацией (командами и данными) между процессором, внешней памятью (например, дисковой) и периферийными подсистемами (графика, ввод/вывод, коммуникации и т. п.). Ее другое название - ОЗУ - примерно соответствует английскому термину RAM (Random Access Memory) - память с произвольным доступом. Произвольность доступа подразумевает возможность операций записи или чтения любой ячейкой ОЗУ в произвольном порядке.
Требования, предъявляемые к основной памяти:
большой (для электронной памяти) объем, исчисляемый единицами, десятками и даже сотнями мегабайт;
быстродействие и производительность, позволяющие реализовать вычислительную мощность современных процессоров;
высокая надежность хранения данных - ошибка даже в одном бите, в принципе, может привести и к ошибкам вычислений, и к искажению, и потере данных.
Оперативная память является одним из трех основных элементов, на которых держится «компьютерный мир» (процессор, память и периферийные устройства).
Оперативное хранение информации выполняет динамическая память, имеющая наилучшее сочетание объема, плотности упаковки, энергопотребления и цены. Однако ей присуще невысокое (по характеристикам современных процессоров) быстродействие. Динамическую память замещает статическая, быстродействие которой выше, но достижимая емкость принципиально ниже, чем у динамической.
Обсудим основные параметры оперативной памяти - быстродействие, производительность, достоверность хранения и методы их улучшения.
Время доступа (access time) определяется как задержка появления действительных данных на выходе памяти относительно начала цикла чтения.
Длителъностъ цикла определяется как минимальный период следующих друг за другом обращений к памяти, причем циклы чтения и записи требуют различных затрат времени.
Производителъностъ памяти характеризуется скоростью потока записываемых или считываемых данных и измеряется в мегабайтах в секунду. Производительность подсистемы памяти зависит от типа и быстродействия применяемых запоминающих элементов, разрядности шины памяти и некоторых особенностей архитектуры.
Разрядность шины памяти - это количество байт (или бит), с которыми операция чтения или записи может быть выполнена одновременно. Разрядность основной памяти обычно согласуется с разрядностью внешней шины процессора (1 байт - для I8088; 2 байта - для I8086, I80286, I386SX; 4 байта - для I386DX, I486; 8 байт - для Pentium и выше). Вполне очевидно, что при одинаковом быстродействии микросхем или модулей памяти производительность блока с большей разрядностью будет выше, чем у малоразрядного. Именно с целью повышения производительности у 32-битного (по внутренним регистрам) процессора Pentium внешняя шина, связывающая его с памятью, имеет разрядность 64 бита.
Банком памяти называют комплект микросхем, или модулей (а также их посадочных мест - «кроваток» для микросхем, слотов для SIMM или DIMM), обеспечивающий требуемую для данной системы разрядность хранимых данных. Работоспособным может быть только полностью заполненный банк. Внутри одного банка практически всегда должны применяться одинаковые (по типу и объему) элементы памяти.
Если устанавливаемый объем памяти набирается несколькими банками, появляется резерв для повышения производительности за счет применения чередования банков (bank interleaving). Идея чередования заключается в том, что смежные блоки данных (разрядность такого блока данных соответствует разрядности банка) располагаются поочередно в разных банках. Чем больше банков участвуют в чередовании, тем выше (теоретически) предельная производительность. Чаще всего используется чередование двух или трех банков (two way interleaving, three way interleaving).
Применение теневой памяти (shadow memory) позволяет повысить производительность компьютера при интенсивном обращении к относительно медленной памяти модулей ROM BIOS и видеопамяти. Идея метода заключается в «затенении» медленного модуля специальной памяти блоком быстродействующей оперативной памяти.
При использовании Shadow ROM содержимое затеняемой области (ROM) копируется в RAM и при дальнейшем обращении по этим адресам подставляется физическая область RAM, а запись в эту область блокируется. При использовании Shadow RAM запись производится одновременно в физическую память затеняемой области и в оперативную память (RAM), а при чтении обращение идет только к оперативной памяти. Shadow RAM обычно применяется для ускорения работы графических адаптеров.
Разделяемая память адаптера - память, содержимое которой может изменяться как со стороны системной шины (по инициативе процессора или других ее абонентов), так и со стороны адаптера, составной частью которого она является. Примерами разделяемой памяти являются буферная память коммуникационных адаптеров (она в произвольный момент времени может быть заполнена принятым из сети пакетом) и видеопамять адаптеров с графическими сопроцессорами (битовое разложение графического примитива строится в ней внутренним процессором графического адаптера).
Теневая память дает двойной эффект повышения производительности: затеняемые области обычно имеют малую разрядность (ROM BIOS - 8 бит, видеопамять небольшого объема - 8 или 16 бит) и низкое быстродействие (ROM имеет время доступа более 100 нс, а обращение к видеопамяти тормозится конкурирующим процессом - регенерацией изображения).
В процессорах I486 и старше для повышения производительности обмена данными с последовательно расположенными ячейками памяти введен так называемый пакетный цикл обмена - Burst Cycle. Обычный цикл обмена имеет фазу адреса и фазу данных. Пакетный цикл предназначен для последовательного обмена обычно с четырьмя соседними элементами (байт, слово, двойное слово) памяти. При этом фаза адреса существует только в начале цикла, а следующие три передачи осуществляются без нее: подразумевается автоматическое изменение адреса по определенным правилам.
В любой из многих миллионов ячеек памяти возможен случайный сбой или окончательный отказ, приводящий к ошибке. Вероятность ошибки, естественно, возрастает при увеличении объема памяти.
Отказ ячейки памяти - потеря ее работоспособности, обычно требующая замены элемента памяти. Отказ может быть устойчивым, но возможно и самопроизвольное восстановление работоспособности, например после повторного включения питания. Часто причиной отказов является неисправность контакта или нарушение условий эксплуатации.
Случайный сбой может произойти и в исправной микросхеме памяти, например при пролете через нее ионизирующей частицы (по этой причине в условиях высокого уровня радиации обычные электронные элементы неработоспособны). После сбоя следующая запись в ячейку произойдет нормально.
В первых моделях персональных компьютеров (РС) обязательно применялся контроль четности. При его использовании каждый байт памяти сопровождался битом паритета (Parity bit), дополняющим количество единиц в байте до нечетного. При обнаружении ошибки паритета схемой контроля вырабатывается немаскируемое прерывание (NMI) и его обработчик обычно выводит на экран сообщение Parity Error Check (ошибка паритета) с указанием адреса сбойной ячейки и останавливает процессор командой Halt.
В компьютерах особо ответственного применения используют память с обнаружением и исправлением ошибок - ЕСС Memory (Error Checking and Correcting). В этом случае для каждого записываемого информационного слова памяти (а не байта, как при контроле паритета) по определенным правилам вычисляется функция свертки, результат которой разрядностью в несколько бит также хранится в памяти. Функцию контроля и исправления выполняет чипсет, его реакцию на ошибки обычно можно задать опциями BIOS Setup. Возможны различные варианты поведения, например:
автоматически исправлять ошибки, не уведомляя об этом систему; исправлять однократные ошибки, уведомляя систему только о многократных;
не исправлять ошибки, а только уведомлять об их обнаружении (самый достоверный контроль).
В отличие от памяти с контролем паритета, допускающей побайтное обращение, к ЕСС-памяти можно обращаться только полноразрядными словами.