- •3.2.7. Датчики температуры 64
- •3.2.7.1. Общие сведения 64
- •3.2.8. Сети датчиков, интеллектуальные датчики 84
- •Глава 1. Микропроцессорная техника
- •1.1. Общие понятия
- •1.1.1. Уровни интеграции микросхем, выполненных по различным технологиям
- •Типы логики [вики]
- •1.1.2. Определения и особенности микропроцессора, микропроцессорной системы и микроконтроллера
- •1.2. Структура типичной микроэвм
- •1.2.1. Система шин микроЭвм
- •1.2.2. Микропроцессор
- •1.2.3. Память
- •1.2.4. Порты
- •1.3. Формирование сигналов на системной магистрали
- •1.3.1. Основные управляющие сигналы
- •1.3.2. Чтение данных из памяти
- •1.3.3. Запись данных в память
- •1.3.4. Чтение данных из порта ввода
- •1.3.5. Запись данных в порт вывода
- •1.4.1. Структура микропроцессора кр580вм80
- •1.4.2. Выполнение команд в микропроцессоре
- •1.5. Система команд микропроцессора кр580вм80
- •1.5.1. Команды пересылки
- •1.5.2. Арифметические команды
- •1.5.3. Логические команды
- •1.5.4. Формирование и работа стека
- •1.5.5. Команды перехода
- •1.5.6. Команды вызова подпрограмм и возврата из них
- •1.5.7. Команды сдвига
- •1.5.8. Команды ввода/вывода
- •1.6. Микросхемы шинных формирователей
- •1.6.1. Элементы с тремя состояниями
- •1.6.2. Шинные формирователи
- •1.6.3. Буферный регистр
- •1.7. Микросхемы дешифраторов и демультиплексоров
- •1.7.1. Назначение дешифраторов
- •1.7.2. Микросхемы дешифраторов
- •1.7.3. Структура дешифратора
- •1.7.4. Микросхемы демультиплексоров
- •1.8. Микросхемы памяти
- •1.8.1. Классификация запоминающих устройств
- •1.8.2. Параметры микросхем памяти
- •1.8.3. Микросхемы постоянных запоминающих устройств
- •1.8.3.1. Масочные микросхемы пзу
- •1.8.3.2. Программируемые микросхемы пзу
- •1.8.3.3. Многократно программируемые микросхемы пзу
- •1.8.4. Микросхемы оперативных запоминающих устройств
- •1.8.4.1. Микросхемы статических озу
- •1.8.4.2. Микросхемы динамических озу
- •1.9. Подсистемы памяти
- •1.9.1. Увеличение разрядности
- •1.9.2. Увеличение количества ячеек
- •1.10. Параллельный интерфейс
- •1.10.1. Назначение и структура микросхемы кр580вв55
- •1.10.2. Условное обозначение и назначение выводов микросхемы кр580вв55
- •1.11. Подсистемы ввода/вывода
- •1.11.1. Ввод данных в микроЭвм
- •1.11.2. Вывод данных из микроЭвм
- •1.12. Последовательный интерфейс
- •1.12.1. Асинхронный обмен
- •1.12.2. Синхронный обмен
- •1.12.3. Программируемый связной адаптер
- •1.12.3.1. Условное обозначение и назначение выводов адаптера
- •1.12.3.2. Программирование и работа с адаптером
- •1.13. Обмен данными по прерываниям
- •1.13.1. Понятие прерывания
- •1.13.1.1. Многоуровневые прерывания
- •1.13.1.2. Приоритетные прерывания
- •1.13.2. Идентификация источника прерывания
- •1.13.2.1. Программный поллинг
- •1.12.2.2. Аппаратный поллинг
- •1.13.3. Программируемый контроллер прерываний
- •1.13.3.1. Общая характеристика контроллера
- •1.13.3.2. Выводы контроллера
- •1.13.3.3. Принцип работы контроллера прерываний
- •1.13.3.4. Каскадирование контроллеров
- •1.13.3.5. Порядок работы с контроллером
- •1.14. Прямой доступ к памяти
- •1.15. Программируемый таймер
- •1.15.1. Назначение таймеров
- •1.15.2. Микросхема пит кр580ви53/54
- •1.15.3. Назначение выводов пит
- •1.15.4. Программирование и работа пит
- •1.15.5. Режимы работы пит
- •1.16. История развития и современное состояние средств микропроцессорной техники
- •1.16.1. История развития микропроцессорной техники
- •1.16.2. Современное состояние средств микропроцессорной техники
- •Глава 2. Микропроцессорные системы
- •2.1. Основы микропроцессора
- •2.2. Основные исторические сведения о развитии микропроцессоров
- •2.3. Микропроцессор - основа эвм
- •2.4. Микропроцессорные системы
- •2.4.1. Классификация микропроцессоров. Понятие о разрядности и системе команд
- •2.4.2. Основные характеристики и критерии производительности микропроцессора
- •2.4.3. Архитектура простейших микропроцессорных систем
- •2.4.4. Архитектуры многопроцессорных вычислительных систем. Принципы построения mpp- и smp-систем
- •2.5. Структура однокристального мп, состав и назначение элементов
- •2.6. Многоядерные микропроцессорные системы
- •2.7. Управляющий автомат простейшей микропроцессорной системы
- •2.7.1. Алгоритм управляющего автомата
- •2.7.2. Цикл команды в мпс
- •2.7.3. Тактирование мп и синхронизация мпс
- •2.7.4. Слово состояния мп как средство управления системой
- •2.7.5. Управляющее устройство мп. Мпс под управлением первичного автомата
- •2.7.6. Работа первичного управляющего автомата в режиме прерывания
- •2.7.7. Работа первичного управляющего автомата в режиме захвата шин
- •2.8. Методы и способы организации памяти
- •2.9. Принципы действия ячеек памяти
- •2.9.1. Динамическая память
- •2.9.2. Статическая память
- •2.9.3. Энергонезависимая память
- •2.10. Кэширование
- •2.11. Карта памяти. Критерии и способы распределения адресного пространства
- •Глава 3. Микропроцессорные системы и управление
- •3.2. Микропроцессорные системы с датчиками
- •3.2.1. Общие сведения
- •3.2.2. Резистивные датчики
- •3.2.3. Тензометрические датчики
- •3.2.4. Применение тензодатчиков для измерения силы
- •3. 2.5. Измерение потоков жидкостей и газов
- •3.2.6. Измерение деформации
- •3.2.7. Датчики температуры
- •3.2.7.1. Общие сведения
- •3.2.7.2. Термопары и компенсация холодного спая
- •3.2.7.3. Резистивные датчики температуры
- •3.2.7.4. Термисторы
- •2.7.5. Полупроводниковые датчики температуры
- •3.2.7.6. Датчики температуры с цифровым выходом
- •3.2.7.7. Термореле и регуляторы с установкой температуры
- •3.2.7.8. Аналого-цифровые преобразователи с датчиком температуры на одном кристалле
- •3.2.8. Сети датчиков, интеллектуальные датчики
- •3.2.8.1. Токовая петля
- •3.2.8.2. Объединение датчиков в сеть
- •3.3.Развитие систем управления
- •3.3.1. Контур управления
- •3.3.2. Компьютерная регистрация данных
- •3.3.3.Машинное диспетчерское управление (мду)
- •3.3.4.Прямое цифровое управление (пцу)
- •Глава 4. Распределенные системы управления
- •4.1.Элементы системы
- •4.1.1. Принципы распределенного управления
- •4.1.2. Конечные элементы системы управления
- •4.1.3. Другие элементы
- •4.1.4. Распределенное управление
- •4.2.Передача данных
- •4.2.1.Информационная магистраль
- •4.2.2. Формат данных
- •4.2.3. Командные слова
- •4.2.4.Информационные слова
- •4.2.5.Модули информационной магистрали
- •4.2.6.Предпочтительный доступ
- •4.2.7.Последовательный опрос
- •4.2.8.Контроллер связи
- •4.2.9.Контроль ошибок
- •4.3.Базовый контроллер
- •4.3.1.Настраиваемые параметры
- •4.3.2.Аппаратная конфигурация контроллера
- •4.3.3.Центральный процессор (цп)
- •4.3.4.Магистральный интерфейс
- •4.3.5.Блок удержания выходных сигналов
- •4.3.6.Память
- •4.3.7.Шина данных
- •4.3.8.Назначение адресов
- •4.3.9.Обобщение по работе контроллера
- •4.4. Настройка базового контроллера рсу
- •4.4.1. Настройка контроллера
- •4.4.2.Режимы управления
- •4.4.3. Конфигурационные слова
- •4.4.4.Метод конфигурирования
- •4.4.5.Диагностика
- •4.4.6.Алгоритмы
- •4.5. Бесперебойное автоматическое управление (бау)
- •4.5.1.Необходимость резервирования
- •4.5.2.Работа системы
- •4.5.3.Реальная система
- •Дополнения к системе бау
- •Порядок работы бау
- •4.6. Блоки обработки
- •Устройство блока обработки
- •Конструкция блока обработки
- •Функции обработки данных
- •Принцип работы
- •Пульт оператора
- •Оборудование, входящее в состав пульта оператора
- •Блок плат пульта оператора
- •Эргономика
- •Дисплеи на пульте оператора
- •4.7.5. Усовершенствованные распределенные системы управления
- •4.7.5.1. Ограничение систем с информационной магистралью
- •4.7.5.2. Усовершенствованная рсу
- •4.7.5.3. Локальная вычислительная сеть (лвс)
- •Шлюзовый модуль (шм)
- •Структура системы
- •Система высокого уровня (лвс)
- •Обмен данными
- •Модули лвс
- •Отчеты в среде рсу
- •Обработка данных в усовершенствованнной рсу.
- •Настройка рсу
- •4.9.1.Конфигурационные данные
- •Конфигурационные данные системы (кдс)
- •Конфигурационные данные процесса
- •Зональная база данных
- •Организация базы данных элементов техпроцесса
- •Принципы усовершествованного управления
- •Уровни управления
- •Управление первого уровния от устройства им
- •Управление второго уровня от миникомпьютера
- •Управление 3-го уровня от центральной эвм
- •Вопросы техобслуживания
- •Техобслуживание конечных элементов
- •Проверка калибровки контура управления
- •Техобслуживание блока информационной магистрали
- •Источники питания
- •Системы бесперебойного питания (ups)
- •Глава 5. Примеры распределенных систем управления
1.13.3.2. Выводы контроллера
На рис. 13.8 представлено условное графическое изображение контроллера прерывания. Кратко скажем о выводах контроллера.
CS - разрешает связь контроллера прерываний с шиной данных.
WR - загрузка данных в адресуемый регистр контроллера прерываний.
RD - считывание состояния контроллера на шину данных.
INT - соединен с микропроцессором, если есть запросы прерывания, то на нем выставляется высокий уровень.
INTA - подтверждение прерывания. С его помощью микропроцессор вызывает у контроллера прерывания инициализацию команды CALL. А0 - адресуемый внутренний регистр контроллера. CAS - линии каскадирования. Образуют локальную шину и являются выходами ведущего контроллера и входами ведомого. SP - фиксирует состояние контроллера.
1.13.3.3. Принцип работы контроллера прерываний
При появлении запросов на одной или нескольких линиях IR контроллер сравнивает их приоритеты между собой и с приоритетом возможно обрабатываемого запроса. Если один из новых запросов должен быть обработан, вырабатывается сигнал INT. Если прерывания разрешены, процессор вырабатывает сигнал INTA, в ответ на который контроллер выдает на шину данных код команды CALL. Этот код побуждает процессор выработать еще два импульса INTA для выдачи двух байтов адреса программы обработки прерываний.
1.13.3.4. Каскадирование контроллеров
На рис. 13.9 семь входов ведущего контроллера принимают запросы непосредственно от вызывающих устройств, а вход IR2 присоединен к выходу INT ведомого контроллера, который принимает запросы еще восьми внешних устройств, т. е. всего присоединено 15 устройств. Линии CAS соединяются параллельно и являются выходом у ведущего контроллера и входом у ведомого. По этим линиям ведущий контроллер выбирает ведомый, который должен выдать адрес подпрограммы обслуживания прерываний в ответ на второй и третий импульс INTA .
В результате приоритеты убывают в следующем порядке (рис. 13.10).
1.13.3.5. Порядок работы с контроллером
Работа с контроллером производится по этапам:
инициализация контроллера;
управление операциями;
прием запросов прерывания.
Командами инициализации (ICW) ПКП устанавливается в исходное состояние. Внутренний однобитовый адрес регистра АО определяет команду (A0 = 0 - ICW1; АО = 1 - ICW2). После записи команд инициализации ПКП подготовлен к приему запросов прерывания от ВУ и может работать в режиме с фиксированными приоритетами запросов.
Команды инициализации вводятся в последовательности:
ICW1;
ICW2.
Команда ICW1 присваивает высший приоритет входу IR0 контроллера, низший - входу IR7.
Загрузка производится путем подачи управляющего слова, формат которого приведен на рис. 13.11.
Разряд S этого слова определяет наличие одного или нескольких ПКП в системе (1 - один контроллер, 0 - более одного, т. е. имеет место каскадирование). Разряд F (формат) задает шаг между соседними адресами подпрограмм, обслуживающих прерывания (1 - 4 байта, 0 - 8 байт). Разряды А7-А5 используются для формирования младшего байта адресов подпрограмм обслуживания прерываний (А7-А0) в соответствии с табл. 13.1.
Таблица 13.1
Вход |
Адресный интервал 4 байта |
Адресный интервал 8 байт |
||||||||||||||
запроса |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
IR7 |
A7 |
A6 |
A5 |
1 |
1 |
1 |
0 |
0 |
A7 |
A6 |
1 |
1 |
1 |
0 |
0 |
0 |
IR6 |
A7 |
A6 |
A5 |
1 |
1 |
0 |
0 |
0 |
A7 |
A6 |
1 |
1 |
0 |
0 |
0 |
0 |
IR5 |
A7 |
A6 |
A5 |
1 |
0 |
1 |
0 |
0 |
A7 |
A6 |
1 |
0 |
1 |
0 |
0 |
0 |
IR4 |
A7 |
A6 |
A5 |
1 |
0 |
0 |
0 |
0 |
A7 |
A6 |
1 |
0 |
0 |
0 |
0 |
0 |
IR3 |
A7 |
A6 |
A5 |
0 |
1 |
1 |
0 |
0 |
A7 |
A6 |
0 |
1 |
1 |
0 |
0 |
0 |
IR2 |
A7 |
A6 |
A5 |
0 |
1 |
0 |
0 |
0 |
A7 |
A6 |
0 |
1 |
0 |
0 |
0 |
0 |
IR1 |
A7 |
A6 |
A5 |
0 |
0 |
1 |
0 |
0 |
A7 |
A6 |
0 |
0 |
1 |
0 |
0 |
0 |
IR0 |
A7 |
A6 |
A5 |
0 |
0 |
0 |
0 |
0 |
A7 |
A6 |
0 |
0 |
0 |
0 |
0 |
0 |
Таблица 13.2
Режим |
Входы |
||||||
RD |
WR |
A0 |
INT |
INTA |
CS |
SP |
|
Ввод ICW1 |
1 |
0 |
0 |
X |
1 |
0 |
1 |
Ввод ICW2 |
1 |
0 |
1 |
X |
1 |
0 |
1 |
Ввод ICW1 |
1 |
0 |
1 |
X |
1 |
0 |
1 |
При загрузке в ПКП управляющего слова сигналы на управляющие входы должны быть выставлены в соответствии с таблицей истинности (табл. 13.2).
Команда ICW2 задает старший байт начального адреса массива переходов обслуживания прерываний, выдаваемый ПКП на шину данных.
Формат управляющего слова для команды ICW2 показан на рис. 13.12.
Настройка ПКП на определенный режим обслуживания прерываний программируется командами управления операциями OCW.
Команда OCW1 отвечает за маскирование (запрет) прерываний на отдельных входах (IR0-IR7).
Команда OCW2 осуществляет циклический сдвиг приоритета запроса.
Команда OCW3 позволяет задать режим специального маскирования и режим опроса, а также произвести считывание состояния ПКП.
Рассмотрим команду OCW1. Команда управления операциями OCW1 осуществляет установку или сброс разрядов регистра маскирования ПКП. Установка значения 1 в некотором разряде регистра маскирования приводит к запрету прерывания по соответствующему входу. Формат управляющего слова команды OCW1 показан на рис. 13.13. После инициализации и настройки режима работы контроллер прерываний готов к работе.
