1.9. Подсистемы памяти

В случае, если разрядности или емкости одной микросхемы памяти оказывается недостаточно, несколько микросхем памяти объединяют в подсистему памяти. При этом подсистема памяти, физически состоящая из нескольких микросхем, логически и функционально выступает как одно запоминающее устройство. Допустим, требуемая организация запоминающего устройства

2 m r^m ^ ^

xn, где 2 - количество ячеек, а n - количество разрядов одной ячейки, а используются микросхемы памяти с организацией 2^kxl, при этом k < m и l < n.

1.9.1. Увеличение разрядности

Д ля наращивания разрядности до требуемой необходимо включить параллельно nil микросхем памяти (рис. 9.1). Для этого адресные выводы (A0, A1, ..., Ak) и управляющие выводы CS, RiW, OE всех микросхем соединяют параллельно, а выводы данных объединяют в одну шину данных. При этом образуется одна страница подсистемы памяти с организацией 2^kxn. При обращении к любой ячейке такой страницы подсистемы памяти, каждая микросхема выдает на шину данных информацию, хранящуюся в ячейке с заданным адресом.

В итоге, разрядность одной ячейки такой страницы подсистемы памяти будет равняться сумме разрядов всех входящих в нее микросхем, а количество ячеек останется равным количеству ячеек одной микросхемы.

1.9.2. Увеличение количества ячеек

Для увеличения количества ячеек до 2^m необходимо взять 2^m-k страниц (рис. 9.2). Для выбора ячейки памяти в пределах одной страницы используются k младших разрядов, старшие m-k разрядов подаются на дешифратор.

Шины данных страниц и управляющие входы R / W, OE всех микросхем подключают параллельно, а входы CS каждой страницы подсистемы памяти подключают к своему выходу дешифратора. Дешифратор осуществляет выбор соответствующей страницы подсистемы памяти в соответствии с кодом старших m-k разрядов адресной шины. Конфликты на шине данных не возникают, так как в таких случаях используют микросхемы с тремя состояниями на выходе, а одновременно может быть активизирована только одна страница подсистемы.

1.10. Параллельный интерфейс

Для связи внешних устройств между собой и с центральным процессором используют различные интерфейсы. С их помощью центральный процессор получает и передает данные, управляет устройствами.

В параллельном интерфейсе для каждого бита передаваемого двоичного слова предназначен свой проводник (рис. 10.1). Передача всего двоичного слова осуществляется одновременно по всем проводникам за один такт работы интерфейса.

Достоинства параллельного интерфейса:

• высокая производительность;

• простота интерпретации переданных данных.

Недостатки:

• высокий расход дорогостоящей электротехнической меди;

• низкая помехозащищенность.

Вследствие недостатков расстояние между устройствами не может превышать нескольких метров. Для увеличения расстояния применяют различные приемы: повышение уровня потенциала логической единицы, токовая петля и т. д. Однако все они ведут к значительному увеличению стоимости, в связи с чем параллельный интерфейс применяют только в тех случаях, когда расстояние между источником и приемником невелико.