- •Общие положения.
- •2. Логико-вычислительный блок.
- •2.0. Устройства оперативной памяти (озу).
- •3.0. Постоянные запоминающие устройства (пзу).
- •4. Устройства памяти для длительного хранения изменяемой информации (архив – память).
- •4. 1. Устройство внешней памяти на цмд - кристаллах.
- •5.0. Программируемый таймер.
- •6.0. Блок радиальных прерываний (брп).
- •7.0. Пульт оператора ( Органы управления).
- •5.1. Одиночные органы управления.
- •Групповые оу - клавиатуры.
- •5.2.1. Клавиатуры с линейными шифраторами.
- •5.1.2. Матричные шифраторы клавиатуры.
- •8.0. Устройства индикации. (уи).
- •Одиночные индикаторы.
- •Групповые индикаторы (дисплеи).
- •6.2.1. Однострочные дисплеи.
- •7.0. Система электропитания.
- •Программно – математическое обеспечение устройств чпу.
- •Общие положения процесса разработки пмо.
- •Стратегия организации процесса разработки пмо.
- •Типы операционных систем пмо учпу.
5.0. Программируемый таймер.
Таймер предназначен для синхронизации работы задач программного обеспечения УЧПУ. Таймер реализован в виде БИС типа К1801ВП1-038. Принцип работы таймера типичный для таких устройств: В основе таймера управляемый счетчик для подсчета числа тактов или числа внешних событий. По пришествии заданных чисел тактов или событий, формируется об этом сообщение в виде запроса на прерывание. Управление таймером производится с помощью двух регистров: регистра состояния и регистра данных. Формат регистра состояния приведен в таблице 2.4.
Таблица 2.4.
Разряды регистра
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Выбор режима
Код вектора прерывания
Пуск / останов
Выбор тактовой частоты CLC2 /CLC1
Маски - причины внешних событий
Маска - причина внутреннего события (бит ошибки).
Таймер может работать в одном из четырех режимов, представленных в таблице 2.5.
При первом режиме работа таймера происходит по следующему алгоритму:
- запись в регистр данных числа, равного n = t / f, где : t - время, по прошествии которого должен быть сформирован выходной сигнал таймера, f - выбранная входная тактовая частота ( см. таблицу 2.6.),
- пуск таймера - запись 1 в 6-ой разряд регистра состояния,
- ожидание сигнала прерывания от таймера, останов таймера - автоматический сброс 6 -го разряда регистра состояния.
Следующий цикл повторяет все операции.
Таблица 2.5.
-
Режим работы
1 разр.
0 разр.
Однократный отсчет уставки
Многократный отсчет уставки
Подсчет внешних событий
Фиксация времени появления события
0
0
1
1
1
0
0
1
Второй режим работы таймера аналогичен первому, за исключением того, что после формирования сигнала конца отсчета таймер повторяет цикл. При этом величина у ставки записывается в счетчик из буферного регистра, а остановки таймера не происходит. Таймер прекращает работы после принудительной записи в регистр состояния 0 в шестой разряд.
В третьем режиме программируемый счетчик таймера подсчитывает число внешних событий, при этом состояние счетчик каждый раз переписывается в выходной буфер, который может быть прочитан в любое время. Максимальное число событий составляет: N = 2 16, поэтому для подсчета любого числа событий таймер формирует сигнал запроса на прерывание после каждого переполнения счетчика.
В четвертом режиме производится фиксация времени появления события, при этом за начало отсчета времени принимается момент пуска таймера. Появление события фиксируется запросом на прерывание, а время определяется по состоянию счетчика из условия: t = N / f, сек, где: N - состояние счетчика, f - тактовая частота.
Тактовая частота для любого режима может быть выбрана из таблицы 2.6.путем задания соответствующего разряда регистра состояния.
В реальном устройстве ЧПУ МС2101 на входы EVN таймера поданы различные частоты со схемы синхронизации, а в качестве сигнала CLC2 частота 8 Мгц, CLC1 - частота 4 Мгц.
Таблица 2.6.
-
14
13
12
11
10
9
8
7
Разряды регистра
Источник сигнала
1
0
0
0
0
0
0
0
0
*
1
0
0
0
0
0
0
0
*
*
1
0
0
0
0
0
0
*
*
*
1
0
0
0
0
0
*
*
*
*
1
0
0
0
0
*
*
*
*
*
1
0
0
0
*
*
*
*
*
*
1
0
0
*
*
*
*
*
*
*
1
0
EVN7
EVN6
EVN5
EVN4
EVN3
EVN2
EVN1
CLC2
CLC1
Принципиальная схема БИС таймера приведена на рис. 2.10
42 + 5 в.
17 MSA AD0 1
19 MSR AD1 2
18 MSW AD2 3
20 WBT AD3 4
22 CLC 1 AD4 5
23 CLC 2 AD5 6
24 EVN 1 AD6 7
25 EVN 2 AD7 8
26 EVN 3 AD8 9
27 EVN 4 AD9 10
28 EVN 5 AD10 11
29 EVN 6 AD11 12
30 EVN 7 AD12 13 Рис.2.10. Принципиальная
31 VU AD13 14 схема таймера
32 IN 1 AD14 15
33 IN 2 AD15 16
34 IN 3 ST 40
35 IN 4 ASW 39
36 EII INT 37
41 CLR EIO 38
21
.Таймер имеет встроенную интерфейсную часть, поэтому включается непосредственно в магистраль:
- AD0...AD15 - шина адрес / данные,
- MSR - чтение с магистрали,
- MSW - запись в БИС,
- ASW - ответ на обращение к таймеру,
- INT - запрос на прерывание,
- EII - входной сигнал предоставления прерывания,
- EIO - выходной сигнал предоставления прерывания,
- CLC1 - тактовая частота 1 - 8 Мгц,
- CLC2 - тактовая частота 2 - 4 Мгц,
- EVN1...EVN7 - входы внешних событий,
- VU - сигнал инициализации БИС - селектор неизменяемой части адреса,
- IN1...IN4 - изменяемые разряды адреса БИС :AD2...AD5?
- CLR - сброс внутренних регистров БИС.
