Демультиплексор

Демультиплексор – n- разрядты кіріс сигналын бір кірісінен бір n- разрядты m–шығыс арнасына коммутациялауға арналған ЭЕМ функционалды түйіні.

Демультиплексор – есептеуіш машинасында қолданылады, мысалы шығыс процессорынан ақпарат қайда түсетін орнын (аудио/видео арнасы, принтер, сырттай есте сақтау құрылғысы) анықтау үшін.

Одан басқа, мультиплексорлар мен демультиплексорлар информацияны шешуде (мультиплексор) және орауда (демультиплексор) қолданылады. Ол кіріс/шығыс порттары мен процессорлардан алмастырылады.

Екі ретті порттар үшін: кірісте– 32-разрядты стандартты сөзге бір битті түсіп жатқан ақпаратты орау(демультиплексор), ал шығыста– 32-разрядты сөзді 32 битті ретке шешу(мультиплексор).

Паралельді порттар үшін: 32-разрядты сөздердің орап және шешуі байттап болады. Егер паралельді порта 32-разрядты сөз болса онда орау және шешу қажет емес және мультиплексор(демультиплексор) порт кірісіне (шығысына) қойылмайды.

2 разрядтан 4 арнаға демультиплексордың базалы схемасы:

Cумматорлар

Сумматор – үш екңлңк сандарды қосуға арналған және шығыста сигналдар суммасы (өткен разрядтан қосылғыш пен тасымалдауыш) мен тасымалдауға айналдыратын ЭЕМ функционалды түйіні.

Классификациясы:

1. Кіріс саны бойынша:

• Жартылай сумматорлар

• Бір разрядыт сумматорлар

• Көп разрядты сумматорлар

• Ретті

• Паралельді

2. Разряд арасындағы тасымалдауды құрастыру бойынша:

• Ретті тасымалдаумен

• Паралельді тасымалдаумен

• Топты құрылыммен

3. Логикалық құрылым бойынша:

• Құрамдастырылған сумматорлар

• Жинақтау сумматорлар

4. Тактілеу тәсіліне байланысты:

• Асинхронды

• Синхронды

5. Есептеу жүйесіне тәуелді:

• Екілік

• екілік–ондық

• басқалар

Базалы схемалар:

1. Бір разрядты екілік құрамдастырылған сумматорлар:

Жоғары жалдам жұмыс жасауына қабілетті, бірақ S_i және P_i сигналдары кіріс сигналдар әрекеті кезінде орын алады(сақтау жоқ).

2. Бір разрядты жинактауыш екілік сумматоры:

Есептік триггердер негізінде құрылады. Құрамдастырлығанмен салыстырғанда жылдам әрекеттіліга азырақ (кіріс сигналдарының ретті түсуі).

3. Көп разрядты ретті сумматор:

4. Көп разрядты паралельді сумматор ретті тасымалдауышымен:

Бақылау сұрақтары:

1. Дешифратор анықтамаын беріңіз.

2. Шифратор анықтамаын беріңіз.

3. Санауыш анықтамаын беріңіз.

4. Санауыштың қандай түрлерін білесіздер?

5. Мультиплексор дегеніміз не?

Дәріс №7.

ҮИС(БИС)

Цифрлық есептеу техникасының дамуы үлкен интрегралдық схемаларды (ҮИС) техникалық жабдықтарға кең енгізуімен сипаттауға болады. Бірақ интеграциялау деңгейінің өсуі оның маманждарылуымен қатар жүреді.

Универсалды микропроцессорлық комплектісі негізінде цифрлық құрылғыларды жобалау ҮИС қолдануға жарамдылығы мәселесін шешеді. Басқару логикасының бағдарламалы іске асыруы салыстырғанда жай, сондаықтан микропроцессор көбінесе қажетті жылдам жұмыс істеуді қамтамасыз ете алмайды. Осыған байланысты қазіргі уақытта жоғары нәтижелі ЭЕМ элементті базасы базалық матрицалық кристаллдар негізінде жартылай заказ бойынша матрицалық ҮИС біріктіреді, сонымен бірге бағдарламандырылған логикалық интегралдық микросхемалар.

Жылдам жұмыс жасайтын матрицалық ҮИС. Матрицалық ҮИС–да микросхемалар базалық матрицалық кристаллдар (БМК) негізінде жобаланады. БМК–да өзара қосылмаған активті және пассивті компоненттер (транзисторлар, диодтар, резисторлар және т.б.) жартылай өткізгіштік кристаллдардың бір қалыпты позициясында орналастырылады да базалы ұяшықты(БҰ) құрады. БҰ белгілі бір саны топтастырылады да бірдей, қайталанатын ұяшықтар матрицасын құрады. Бұдан басқа БҰ трассалау кеңестігі болады, онда металлды өткізгіштердің трассасы орналастырылған, олар БҰ–ты функционалды аяқталған ҮИС(БИС) қосады. Перифириялық облыста БМК ҮИС жұмысын қамтамасыз ететін қосымша схемаларға орналастырылған және сыртқы шешімдерді қосуға арналған түйісу алаңдары.

2.27 суретінде екі қабатты ажырататын үлгілі биполярлы БМК топологиясының фрагменті көрсетілген. Бұл схемада: 1– базалық ұяшықтар, 2– өосымша схемалар, 3– түйісу алаңдар, 4– топологиялық ұяшықтар(ТҰ), 5– тік трассалар үшін арналар, 6– көлденең трассалар үшін арналар.

Қысқа матрицалы ЭСЛ БИС К1520ХМ2 сериясын қарастырайық, ол БМК И–ЗОО негізінде құрылған. БМК И–ЗОО көлемі 5.1х5.3 мм. Кристалл шартты түрде екі бөліктен тұрады: ішкі және перифириялы. Ішкі бөлігі 72 ТҰ–дан тұрады, 8х9 матрица түрінде орналасады. Әрбір ТҰ 4 базалы ұяшықтан тұрады, онда 17 транзистор және 10 резистор бар (2.28 сурет).

БМК И–ЗОО перифириялық бөлігінде 8 тіреуіш кернеу көзі орналасқан, сигналдарды күшейту үшін арналған 50 шығысындағы сигнал, 90 кірісіндегі резистор және 108 корпус шешімдеріне қосуға арналған түйісу алаңдары. ТҰ ішіндегі байланыстар ажырауы металлизациялау бірінші қабатында болады, ал әр түрлі ТҰ элементтер қосылуы металлизацияланған өткізгішпен шығарылады,трассаның екінші қабатында ораналасқан. БҰ компоненттері ЖӘНЕ/ЖӘНЕ–ЕМЕС, ЖӘНЕ–НЕМЕСЕ/ЕМЕС, НЕМЕСЕ–ЕМЕС логикалық элементтердің үлкен жиынын орындайды, 2 модуль бойынша қосылу, мультиплексор, дешифратор, жартылай сумматор, триггер және т.б. Электрлік схема ЭСЛ элементінің Y=x1x2+x1x2 функциясының орындауының мысалы. Y=x1x2+x1x2 2.29 суретінде көрсетілген.

Ма ҮИС логикалық схемасының жобалауы функционалды ұяшықтар кітапханасы көмегімен суретінде көрсетілген. Ма ҮИС логикалық схемасының жобалауы функционалды ұяшықтар кітапханасы көмегімен іске асады. 2.30 суретінде кейбір ФҰ түрлері көрсетілген.

БМК И–ЗОО интеграция деңгейі 1100 эквивалентті элементтертерден тұрады. ФҰ ауыстыруы кезінде сигналдардың тоқтап қалу уақыты 0,7–ден 1,55 өзгеріп отырады, ал пайдалы қуат 6,5 -2,75 аралықта өзгеріп отырады. ЭСЛ Ма ҮИС КЧ520ХМ2 сериясы 108– шешімді металлокерамикалық планарлы шешімдерімен корпуста іске асады.

Бақылау сұрақтары:

1. Есептеу техникасының құрылығларының элементтері тағайындауына байланысты қалай бөлінеді?

2. Қандай функционалды түйіндерді білесіздер?

3. Триггерлер анықтамасын беріңіз.

4. Триггерлер базалы схемалары.

5. Регистр анықтамасын беріңіз

6. Регистрлер базалы схемасы

7. Санауыш анықтамасын беріңіз

8. Санауыш базалы схемасы

9. Дешифратор анықтамасын берініз

10. Шифратор анықтамасын беріңіз

11. Сумматор дегеніміз не?

12. ҮИС дегеніміз не?оның қолданылуы.

Дәріс №8.

ЭЕМ арифметикалық негізі. ЭЕМ–де ақпарат көрсетілімі.

Қандай да бір ақпарат ЭЕМ–де көрсетіруы мүмкін:

• Екілік есепетеу жүйесі

• Ондық есептеу жүйесі

• Он алтылық есептеу жүйесі

• Символдар түрінде

• Графикалық форма түрінде

Алғашқы үшеуі сандық информация түріне жатады, ол бағдарламалық өңдеуге арналаған.

Символдық түрде тексттік редакторлармен немесе баспа жүйелерімен өңдеуге арналған цифрлар, әріптер, графиктер ретінде көрсетіледі.

Графикалық түрде графикалық редактормен (процессормен, жүйелермен) өңдеуге арналған информация көрсетіледі.т

Цифрлық ақпаратты бір есептеу жүйесінен басқа есептеу жүйесіне ауыстыру үш негізі тәсілдермен орындалады:

• Эквивалентті ауыстыру– (эквиваленттер кестесі көмегімен) – заңды,егер есептеу жүйесінің негізі осы қатынаспен байланысты болса:

Р₂-Р₁^к

Мұнда Р₂-Р₁ есептеу жүйесінің негізі

к – бүтін сан

2↔8, 2↔16, 2↔”2-10”

• Полиминалды көрсетілімді қолданатын ауыстыру, мұнда кез келген Х саны полином ретінде бола алады:

Х=K_n*Pⁿ+K_n-1*P^n-1+…+K₁*P+K₀+K_-1*P^-1+…+K_-m*P^-m

Мұнда Р– есептеу жүйесінің негізі;

K_i- бүтін сан, шартты қанағаттандыратын :0≤ K_i≤(Р-1)

75,83₁₀=7*10¹+5+8*10^-1+3*10^-2

725,67₈=7*8²+2*8¹+5+7*8^-1+6*8^-2

11011,011=1*2⁴+1*2³+0*2²+1*2¹+1+0*2^-1+1*2^-2+1*2^-3

Есептеу техникасында (ЕТ) есептеу жүйелері арасында ауыстыру үшін Р₂↔Р₁₀ негізін көбінесе қолданады.

• Ауыстыру бастапқы есептеу жүйесінде берілген санның бүтін бөлігін жаңа есептеу жүйесінің негіздеуіне бөлу және санның бөлшек бөлігіне көбейту (осыған ұқсап). Бірақ кез келген сан Х₁=х₁+х₂,

мұнда х₁- бастапқы санның бүтін бөлігі

х₂ -бастапқы санның бөлшек бөлігі

Х₁- бастапқы сан

жаңа Х санына өзгертіледі, ол жаңа (ізделініп отырған) есептеу жүйесінде мына формуламен көрсетілген:

Х₂=х₂/Р₂+х₂*Р₂

Мұнда Р₂ – жаңа есептеу жүйесінің негіздеуі. Әдетте Р1≠Р2 сандары кезінде қолданады.

Сандар көрсетілімі

Сандар көрсетілімінің формалары

Есептеу техникасында сандар көрсетілімінің екі формасы берілген: