1.2 Способы построения процессорных устройств.

Процессорное устройство (процессор) предназначен для непосредственной обработки информаций и организаций программного управления процессом обработки. Процессор синтезируется в виде двух ус-тв операционного (ОУ) и управляющего (УУ).

Задача УУ заключается в формирований последовательности микроопераций необходимой для исполнения операций предписанной поступившим из ОП командой.

Назначение ОУ выполнение этих микроопераций с поступившими из памяти операндами. В качестве узлов ОУ содержит ряд регистров сумматоры, каналы передачи информаций, мультиплексоры, для коммутаций этих каналов. Выполнив операцию ОУ формирует признаки исполнения, которые поступают в УУ, результат операций отсылается в память УУ с учетом признаком исполнения предыдущей операции, формирует новую последовательность микроопераций для следующей поступившей из памяти команды.

Процессорное устройство.

Рис.1.2

Существуют 2 принципиально разных принципа организаций исполнения команд т.е. 2 подхода к проектированию УУ: принцип схемный или «жесткой» логики и принцип микропрограммируемой или «гибкой» логики.

1.2.1 Процессорное устройство со схемной логикой.

В этом случае каждую микропрограмму формирует отдельно синтезированная на ИМС. Поступающая из ОП на входе схемы команда сразу же происходит к формированию на выходе схемы набора микроопераций позволяющие выполнить операцию предписанной командой,

поэтому процессоры построены по принципу «жесткой» логике обладают высоким быстродействием. Однако это достаточно специализированные процессоры т.к. набор выполняемых им команд ограничен схемами УУ. Для изменения этого набора потребуются демонтировать старые УУ и смонтировать

новые, кроме того процессоры выполняют небольшое количество команд (до100) т.к. в противном случае схема УУ становиться настолько сложной и громоздкой что ее невозможно разместить в корпусе ИМС, а создавать специальное дорогостоящее БИС и СБИС экономически не выгодно. Примеры ПУ построены по «жесткой» логике и применяются в средствах, системах связи.

1.2.2 Процессорное устройство с микропрограммируемой логикой.

В этом случае УУ строится с использованием одной или нескольких универсальных БИС типа РП3У, на них строятся управляющая память (УП) в которую записывается микропрограммы, обеспечивающее исполнение различных операций. Команда из ОП поступает в блок микропрограммного управления БМУ. Код команды содержит начальный адрес соответствующей микропрограммы в УП (начальный адрес – это адрес одной микрокоманды). По этому адресу отыскивается ячейка содержащая первую микрокоманду, считываются составляющие этой микроопераций и отправляются в ОУ. ОУ исполняет первую микрооперацию, формирует признаки исполнения и отсылает их в БМУ. Задача БМУ заключается в том, что бы с учетом этих признаков и адреса текущей микроопераций сформировать адрес следующей микроопераций. Так осуществляется последовательная выборка и исполнение всех микроопераций составляющие микропрограммы, обеспечивающую исполнение поступившей команды. Затем результат отсылается в память, а в БМУ поступают следящая команда, в коде которой содержаться начальный адрес и ее микропрограмм.

Структурная схема ПУ с микропрограммируемой логикой.

Рис.1.2.2

Построенные по этому типу процессоры являются универсальными т.к. для изменения набора команд достаточно записать в УП микропрограмму. При необходимости можно увеличить объем УП добавив ИМС РП3У, таким образом количество команд практически не ограничено, однако использование УП приводит к снижению быстродействия процессора.