18. Этапы проектирования сбис.

ЭТАПЫ ПРОЕКТИРОВАНИЯ СБИС

Проектирование - нисходящее, при котором на каждом уровне создается структурное описание из компонентов нижнего уровня

1. разработка спецификаций (требований)

2. высокоуровневое проектирование (системное,структурное, функциональное)

3. логическое проектирование

4. схемотехническое проектирование

5. топологическое проектирование

6. компонентное проектирование

7. выпуск документации

РАЗРАБОТКА СПЕЦИФИКАЦИЙ

1. разработка и верификация алгоритма функционирования

2. разработка контролирующих тестов

3. определение размера кристалла

4. определение расположения выводов

5. конструкции корпусов

6. требования на электрические и динамические параметры

7. требования на условия эксплуатации

ВЫСОКОУРОВНЕВОЕ ПРОЕКТИРОВАНИЕ

1. цель - получение описания сбис в виде функциональных схем в базисе структурных компонентов уровня регистровых передач

2. функциональное описание (модель) компонентов функциональных схем создается в виде некоторого алгоритма, связывающего внутренние, входные и выходные состояния

ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

1. составление логических схем (синтез в заданном базисе)

2. логическое моделирование

3. разработка тестов

СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

1. составление принципиальной электрической схемы

2. анализ схемы – расчеты по постоянному и переменному току, анализ переходных процессов

3. статистический анализ и оптимизация – выбор номиналов, допусков параметров элементов, определение контрольных допусков

ТОПОЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

Топология СБИС – аналог электрической схемы в виде набора геометрических образов слоев кристалла. в каждом слое набор фигур. элемент схемы – комбинация фигур различных слоев.

ЗАДАЧИ, РЕШАЕМЫЕ ПРИ СИНТЕЗЕ ТОПОЛОГИИ

1. размещение (минимум пересечений проводников)

2. трассировка (минимум количества слоев, минимум длины проводников)

3. подготовка информации для изготовления фотошаблонов

КОМПОНЕНТНОЕ ПРОЕКТИРОВАНИЕ

1. расчет физических размеров компонентов

2. определение параметров технологических процессов

3. оптимизация структуры компонентов

4. расчет параметров металлизированных проводников

5. анализ паразитных взаимодействий

КОМПЛЕКТ ДОКУМЕНТАЦИИ

1. описание алгоритма

2. функциональные и логические схемы

3. временные диаграммы

4. принципиальная схема

5. электрические характеристики и параметры компонентов сбис

6. послойные чертежи топологии

7. тесты

ПРОБЛЕМА ТЕСТОПРИГОДНОСТИ СБИС

Обеспечение тестопригодности и контролепригодности при изготовлении и эксплуатации в составе вычислительных устройств и систем

ПОЛНОТА КОНТРОЛЯ ПРИ ПРОИЗВОДСТВЕ СБИС

Полный контроль всех параметров на кристалле практически невозможен:

• высокая степень интеграции – большое время контроля

• необходимость размещения на кристалле большого количества контактных площадок

УЧЕТ КОРРЕЛЯЦИИ ПАРАМЕТРОВ

1. групповая технология обеспечивает высокую степень корреляции параметров компонентов r≈0.999

2. переход от полного к выборочному контролю параметров

3. функциональный контроль при помощи тестирования

19. Методы выбора и оценки параметров конструкций СБИС. Интегральные показатели качества обработки информации в СБИС. Проблемы повышения быстродействия, степени интеграции, их взаимосвязь с энергопотреблением. Проблема количества выводов СБИС. Методы формирования системы межсоединений СБИС.

МЕТОДЫ ВЫБОРА И ОЦЕНКИ ПАРАМЕТРОВ КОНСТРУКЦИЙ СБИС

ПРЕДПОСЫЛКИ ДЛЯ ФОРМИРОВАНИЯ ИНТЕГРАЛЬНЫХ ПОКАЗАТЕЛЕЙ КАЧЕСТВА ОБРАБОТКИ ИНФОРМАЦИИ В СБИС

Переход к БИС и СБИС обеспечивает:

1. усложнение структурной организации

2. рост многообразия исполняемых функций

3. необходимы универсальные интегральные показатели качества обработки информации в СБИС, ориентированные на системный подход к проектированию как самих СБИС, так и аппаратуры на их основе

ИНТЕГРАЛЬНЫЕ ПОКАЗАТЕЛИ КАЧЕСТВА ОБРАБОТКИ ИНФОРМАЦИИ В СБИС

• функциональная сложность – среднее число преобразований на одну переменную, поддерживаемое элементами СБИС

• информационная сложность - среднее число элементов, приходящееся на одно преобразование одной переменной

• интегральная плотность - количество элементов, размещенных на единице площади кристалла

• функциональная плотность - среднее число преобразований на одну переменную, приходящееся на единицу площади кристалла

ОСНОВНЫЕ ПРОБЛЕМЫ ПРИ ПРОЕКТИРОВАНИИ СБИС

• определение оптимального сочетания быстродействия и степени интеграции при обеспечении теплового режима лэ

• обеспечение требуемого количества внешних выводов

• выбор площади кристалла

• создание многоуровневой системы межсоединений

ПРОБЛЕМЫ ПОВЫШЕНИЯ БЫСТРОДЕЙСТВИЯ СБИС

• быстродействие бис определяется задержкой переключения лэ и задержками распространения сигналов в линиях связи

• для повышения быстродействия:

• улучшение параметров транзисторов (крутизна стоко-затворной характеристики)

• уменьшение импеданса проводников (R,C)

• уменьшение длины проводников

• использование Cu вместо Al

ИСПОЛЬЗОВАНИЕ МЕДИ ДЛЯ СИСТЕМ МЕЖСОЕДИНЕНИЙ

• замена AL на CU c меньшим удельным сопротивлением при сохранении размеров проводников повышает быстродействие до 40%

• решается и другая задача – снижения площади кристалла при условии равенства импедансов алюминиевых и медных проводников: за счет более низкого удельного сопротивления, медные проводники имеют существенно меньшие размеры, что позволяет уменьшить площадь кристалла на 20-30%.

УЧЕТ ДЛИНЫ СОЕДИНЕНИЙ ПРИ ОЦЕНКЕ БЫСТРОДЕЙСТВИЯ СБИС

Для первоначального прогноза быстродействия СБИС оценивают:

1. среднюю длину соединения любой пары контактов при случайном размещении ЛЭ на кристалле по следующему соотношению: L_cp = 2 ^. (L_x + L_y)/3, L_cp – средняя длина связи , L_x + L_y - полупериметр кристалла

2. среднюю задержку распространения сигналов в проводниках при заданном значении погонной задержки (≈5нс/м)

ИСПОЛЬЗОВАНИЕ ОЦЕНКИ СРЕДНЕЙ ДЛИНЫ СОЕДИНЕНИЙ ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТРОВ СБИС

1. оценка общей длины межсоединений СБИС

2. выбор площади кристалла

3. выбор количества слоев металлизации при допустимой плотности трассировки

4. при необходимости для улучшения данных параметров решается задача поиска оптимального варианта размещения лэ

ПРОБЛЕМА ТЕПЛООТВОДА В СБИС

• для надежной работы сбис температура кристалла не должна существенно отличаться от значения рабочего режима

• перегрева необходимо избегать ввиду того, что с ростом температуры кристалла на каждые 10 ^ос интенсивность отказов увеличивается в 2 раза

• проблема – при проектировании сбис требуется согласовать ее параметры таким образом, чтобы исключить возможность перегрева кристалла

БЫСТРОДЕЙСТВИЕ, СТЕПЕНЬ ИНТЕГРАЦИИ И ЭНЕРГОПОТРЕБЛЕНИЕ В СБИС

• рассеиваемая кристаллом мощность не должна превышать допустимого значения P_кр

• с ростом числа ЛЭ в кристалле за счет уменьшения их геометрических размеров, необходимо снижать мощность, потребляемую каждым лэ

• снижение энергии, которая может быть затрачена на переключение лэ может приводить к снижению его быстродействия

Соотношение, связывающее показатели быстродействия, потребляемой мощности и степени интеграции

при условии выполнения теплового режима ЛЭ должно выполняться условие:

N ^. F_лэ = P_кр / Q_лэ

N – степень интеграции (количество логических элементов (ЛЭ) в БИС);

F_лэ = 1/ t_злэ, t_злэ – задержка переключения ЛЭ;

Q_лэ - энергия переключения ЛЭ;

P_кр - допустимая мощность рассевания кристаллом

РЕКОМЕНДАЦИИ ПО ВЫБОРУ КОНСТРУКЦИИ КРИСТАЛЛОВ СБИС

• при заданных значениях P_кр и Q_лэ быстродействие обратно-пропорционально степени интеграции

• Для повышения быстродействия при заданной P_кр необходимо уменьшать степень интеграции N путем перехода к кристаллам меньшей площади S_кр, или неполного, лучше с регулярным прореживанием, заполнения площади кристалла структурами ЛЭ.

• топологические зазоры выполняют функцию распределенного микрорадиатора

АНАЛИЗ РЕКОМЕНДАЦИЙ

• в первом случае тепловое сопротивление ЛЭ – корпус СБИС R_т увеличивается, так как R_т ≈ 1/S_кр , что приводит к повышению температуры ЛЭ

• во втором случае тепловое сопротивление ЛЭ – корпус уменьшается, так как на каждый ЛЭ приходится большая площадь кристалла. можно повысить удельную рассеиваемую мощность для одного ЛЭ без его перегрева

• для фиксированных значений P_кр и N повышения быстродействия можно добиться только уменьшением значения q_лэ

ПРОБЛЕМА КОЛИЧЕСТВА ВЫВОДОВ СБИС (соотношение Рента)

Число внешних связей (входных-выходных контактов) функционального узла вычислительной системы с нерегулярной структурой и параллельной обработкой и передачей информации подчиняется эмпирическому соотношению Рента:

N_св =  ^. N ^p,

N_св – число внешних связей узла

N – число ЛЭ в функциональном узле

 - число внешних связей одного ЛЭ

р – показатель Рента, характеризующий быстродействие функционального узла ( 0 <р< 1)

Показатель р выше для структур с высокой степенью параллелизма обработки информации.

МЕТОДЫ ФОРМИРОВАНИЯ СИСТЕМЫ МЕЖСОЕДИНЕНИЙ

Так как процент выхода годных определяет процент брака при создании полупроводниковой структуры и системы металлизации, то для снижения издержек перед выполнением формирования межсоединений необходимо контролировать качество сформированных ЛЭ

МЕТОД С «ПРОИЗВОЛЬНЫМ» РИСУНКОМ МЕЖСОЕДИНЕНИЙ

• применяется при производстве МИС и СИС

• после формирования элементов доля дефектных кристаллов пренебрежимо мала

• рисунок топологии межсоединений является неизменным и получается на основе решения задачи трассировки с использованием критериев минимизации длин проводников и количества их взаимных пересечений

ПРЕДВАРИТЕЛЬНЫЙ КОНТРОЛЬ ЭЛЕМЕНТОВ

Так как одновременно с проводниками первого слоя создаются и контактные площадки кристалла , то после их формирования можно проконтролировать качество изготовления ЛЭ для:

• ранней отбраковки кристаллов

• избирательного формирования системы межсоединений в последующих слоях

МЕТОД ИЗБИРАТЕЛЬНОГО МОНТАЖА

Идея – для повышения выхода годных использовать гибкие методы, требующие интерактивного управления и позволяющие включать в формируемую в СБИС вычислительную структуру только бездефектные элементы - метод избирательного монтажа

РЕАЛИЗАЦИЯ МЕТОДА ИЗБИРАТЕЛЬНОГО МОНТАЖА

• при помощи системы металлизации первого слоя с фиксированной топологией, создаются элементарные функциональные ячейки, которые снабжаются дополнительными контактными площадками для подключения тестеров

• после контроля каждой ячейки получают подмножество исправных ячеек, которое в дальнейшем используется при формировании структуры БИС

НЕДОСТАТКИ ИЗБИРАТЕЛЬНОГО МОНТАЖА

• так как заранее неизвестно расположение дефектных лэ на кристалле, для изготовления металлизации нельзя использовать фотошаблоны с одним и тем же рисунком

• при изготовлении многослойной металлизации каждой конкретной СБИС в интерактивном режиме разрабатывается свой комплект фотошаблонов

• для обеспечения реализуемости требуемой вычислительной структуры необходимо вводить избыточные элементы, наличие которых также как и вспомогательных контактных площадок для контроля элементов приводят к увеличению площади кристалла

• поэтому данный метод востребован при производстве заказных СБИС, выпускаемых малыми партиями.

20. Разновидности корпусов СБИС (назначение, требования к корпусам, элементы конструкций корпусов ИС, материалы для их изготовления, типовые исполнения корпусов).

21. Особенности способов соединения кристаллов, герметизация корпусов. Основные семейства корпусов, сравнение корпусов семейств QFP и BGA. Перспективные конструкции корпусов семейства BGA.

ОСНОВНЫЕ СЕМЕЙСТВА КОРПУСОВ

МОДИФИКАЦИИ СЕМЕЙСТВ КОРПУСОВ

Корпуса с формованными выводами круглого сечения:

• семейство SOP (SMALL OUTLINE PACKAGE)с двухрядным расположением выводов, параллельных плоскости основания : SOIC, SSOP, TSOP, TTSOP.

• QFP (QUAD FLAT PACK)с расположением выводов, параллельных плоскости основания корпуса по его периметру: PQFP, TQFP, LQFP, MQFP.

МНОГОСЛОЙНАЯ КОММУТАЦИОННАЯ ПЛАТА КОРПУСА BGA

ПРИМЕРЫ КОНСТРУКЦИЙ КОРПУСОВ BGA

На рисунке представлены две конструкции корпусов семейства BGA :FC-BGA (перевернутый кристалл) и TAB-BGA (ленточный носитель) Сравнительная характеристика основных семейств корпусов

СРАВНЕНИЕ QFP И BGA

• Корпуса BGA превосходят корпуса QFP по степени дезинтеграции, тепловому сопротивлению, частотнОМУ диапазонУ за счет устранения паразитных индуктивностей проволочных выводов

• Корпуса BGA БОЛЕЕ технологичны при монтаже на плату, так как не требуют обеспечения параллельности проволочных выводов, как у QFP. корпуса QFP используются с количеством выводов до 200-250.

ПЕРСПЕКТИВНЫЕ КОНСТРУКЦИИ КОРПУСОВ BGA

Корпуса с теплоотводящей медной пластиной в верхней части корпуса. В таких корпусах кристалл через теплопроводящий адгезив контактирует с МЕДНОЙ пластиной.

КОРПУСА FC-BGA (FLIP-CHIP)

1. используются плавкие столбики, распределенные по площади кристалла:

2. существенно большее число выводов по сравнению с корпусами других типов

3. минимальная длина соединений кристаллов с подложкой корпуса - наилучшая полоса пропускания