13.5. Елементи послідовної логіки. Тригери

В цифрових автоматах значення функції залежить не тільки від значення змінних в даний момент часу (даний такт), але і від їхньої послідовності в попередні моменти (такти). Тому розділ алгебри логіки, що описує роботу цифрових автоматів, які володіють пам'яттю, називається послідовною логікою. Основним елементом послідовної логіки є тригерний елемент пам'яті, чи просто тригер.

Тригер — це пристрій із двома стійкими станами рівноваги, призначений для запису і збереження інформації. Під дією вхідних сигналів тригер може переключатися з одного стійкого стану в інший. При цьому напруга на його виході стрибкоподібно змінюється. Як правило, тригер має два виходи: прямий Q і інверсний . Число входів залежить від виконуваних функцій. За методом запису інформації тригери поділяють на асинхронні і синхронізуючі (тактуючі). В асинхронних тригерах інформація може змінюватися в будь-який момент часу при міні вхідних сигналів. У синхронізуючих тригерах інформація на виході може змінюватись тільки у визначені моменти часу, що задаються додатковим синхронізуючим сигналом. Існує велике число різноманітних тригерів з різними функціональними можливостями. Однак в основі всіх схем лежить основний (базовий) асинхронний RS-тригер.

Асинхронний RS-тригер може бути побудований на двох логічних елементах АБО-НЕ або І-НЕ (рис. 13.7). Елементи охоплені колами зворотних зв'язків, для чого вихід кожного елемента підключений до одного з входів іншого елемента. Тригер має два входи: S — вхід установки в одиничний стан (від англ. set—установка) і R — вхід скидування в нульовий стан (від англ. reset—скидування). Як випливає зі схеми, даної на малюнку 13.7, а, при S=1 і R=0 на виходах буде

а при S=0 і R=1 маємо

Рис.13.7. RS-тригер:

а – на елементах АБО-НЕ; в – на елементах І-НЕ; б, г – часові діаграми

Після зникнення вхідних сигналів, тобто при S=R=0, зберігається вихідний сигнал, рівний 1 або 0, в залежності від того, на якому з входів (відповідно S чи R) була перед цим одиниця. Все сказане можна простежити і на діаграмах (рис. 13.7. б, в):

0-й такт. Вхідні сигнали R і S відсутні (рівні 0). Тригер у цей момент знаходився в одиничному стані (Q=1). Необхідне чітке розуміння тієї обставини, що у вихідний момент часу стан тригера — величина випадкова і ми тільки для визначення починаємо аналіз з Q=l.

1-й такт. Вхідний сигнал S=1. Тригер примусово встановлюється в одиничний стан, але тому що Q уже дорівнює 1, той стан виходів тригера не міняється.

2-й такт. S=R=0. Режим збереження інформації, записаної в попередньому такті: Q=l, =0.

3-й такт. S=0, R=1. Тригер примусово встановлюється в нульовий стан. При цьому стану Q і міняються на протилежні.

4-й такт. S=R=0. Режим збереження.

5-й такт. S=0, R=1. Примусова установка в 0. Але тому що Q уже дорівнювало 0, то стан виходів тригера не міняється.

6-й такт. S=R=0. Режим збереження.

7-й такт. S=1, R=0. Примусова установка в одиничний стан. На виходах тригера з'являються сигнали Q=l і =0.

Проведений аналіз дозволяє зробити висновок:

1) при S=1 і R=0 відбувається установка тригера в стійкий стан з Q=l і =0 (запис одиниці);

2) при R=1 і S=0 відбувається установка тригера в стійкий стан з Q=0 і =l (запис нуля);

3) при S=R=0 тригер зберігає той стійкий стан, що мав до приходу цих сигналів (режим збереження).

Таким чином, стан тригера (записану інформацію) можна визначити за сигналом на виході Q, або по інверсії записаного сигналу на виході Однак при S=R=1 два вихідних сигнали

дорівнюють нулю, що не дозволяє однозначно визначити стан системи. Тому комбінація вхідних сигналів R=S=1 є забороненою.

Читач може самостійно провести подібний аналіз для схеми RS- тригера на елементах I — НЕ (рис. 13.7, в) і переконатися, що друга схема працює подібно першій при заміні вхідних сигналів на інверсні з рівнями логічних 0. На діаграмах (рис. 13.7, г) заштрихованими ділянками зображений час, протягом якого на входах RS- тригера діє заборонена комбінація вхідних сигналів: =0.

Опис роботи RS- тригерів ми проводили аналітичним і графічним методами, однак це можна зробити і за допомогою таблиці переключень (табл. 13.2). Широкому використанню асинхронного RS- тригера як самостійного пристрою заважають властиві йому серйозні недоліки: наявність забороненої комбінації вхідних сигналів, подача інформації з двох окремих кіл (R, S), низька перешкодостійкість.

Таблиця 13.2

Вхід				Вихід		Режим роботи
АБО—НЕ		І—НЕ		Q
S	R
0 1 0 1	0 0 1 1	1 0 1 0	1 1 0 0	0 1 0 X	1 0 1 X	Збереження Запис 1 Запис 0 Заборонений(Q= )

С

Рис. 13.8. Синхронний D-тригер

инхронний D-тригер вільний від недоліків RS-тригера. D-тригер (рис. 13.8. а) утворений з RS -тригера і вхідної комбінаційної схеми на двох логічних елементах. Сигнали, призначені для занесення в тригер, надходять на інформаційний вхід D. На вхід синхронізації С подають синхроімпульси, що визначають момент запису інформації. Опис роботи тригера при різних комбінаціях вхідних сигналів поданий в таблиці 13.3. З таблиці і часових діаграм (рис. 13.8, в), що ілюструють описаний процес збереження і запису інформації, видно, що D- тригер знаходиться в режимі збереження при C=0 і в режимі запису при C=1. Такий тригер затримує вихідний сигнал до закінчення того такту, у який він був записаний. Так, вхідний сигнал D=1 закінчується між першим і другим, четвертим і п'ятим синхроімпульсами, а стан Q=1 зберігається до кінця другого і п'ятого тактів. Звідси відбулася і назва D-тригера (від англ. delay-затримка). Якщо сигнал на вході зміниться під час дії синхроімпульсу, то в тригері виявиться записаною та інформація, що передувала закінченню синхроімпульсу, момент t₃ (рис. 13.8, в). Завдяки цій властивості (зміна інформації протягом усього часу, поки С=1) розглянутий тригер називається статичним синхронним D-тригером. Для нормальної роботи статичного D-тригера необхідно, щоб зміна інформації на D-вході відбувалося тільки при С=0.

Таблиця 13.3

С	D			Q	Режим роботи
0 0 1 1	0 1 0 1			Попереднє значення Попереднє значення 0 1	Зберігання Зберігання Запис 0 Запис 1

Динамічний синхронний D- тригер виключає наскрізну передачу сигналу з D-входу на вихід тригера під час дії синхроімпульсу. У тригері з динамічним керуванням інформація записується тільки в момент перепаду напруги на вході синхронізації. Схема динамічного D-тригера зображена на рисунку 13.9. а, а часова діаграма для сигналів у різних точках тригера — на рисунку 13.9, б. Розглянемо роботу тригера, враховуючи, що в кожен момент часу значення вихідних сигналів логічних елементів рівні: X2= , Х1= З, Х3= , Х4= . Поки сигнал С дорівнює нулю, ХЗ=Х4=1. Тому в паузах між синхроімпульсами вихідний тригер знаходиться в режимі збереження інформації, а сигнали на виходах перших двох елементів (Dl, D2) цілком визначаються вхідним інформаційним сигналом: X2= і X1= . Сигнали Х2 і X1 інверсні по відношенню один до одного, тому з появою С=1 тільки один з них дозволяє проходженню синхроімпульсу через один з елементів — D3 чи D4:

С=1 і D=1, маємо Запис 1

С

Рис. 13.9. Динамічний синхронний D-тригер

=1 і D=0, маємо Запис 0

Ч асові діаграми (рис. 13.9, б) побудовані з урахуванням затримок поширення сигналу в кожному логічному елементі (показані тонкими лініями). Пунктиром на діаграмах для D, Х1 і Х2 показаний випадок, коли зміна інформаційного сигналу D відбувається під час дії синхроімпульсу. Таким чином, у розглянутому тригері з динамічним керуванням запис сигналу проводиться по фронту імпульсу синхронізації. Умовне графічне зображення динамічного тригера (рис. 13.9, в) відрізняється від зображення статичного тригера (тригера з потенціальним керуванням) тим, що динамічний вхід синхронізації малюють на схемі трикутником. Якщо вершина трикутника звернена вбік мікросхеми, то тригер спрацьовує по фронту синхроімпульсу, якщо від неї — по зрізу.

Динамічний D-тригер, по суті справи, складається з трьох статичних RS-тригерів. Перші два тригери, зібрані відповідно на елементах, (D1, D3 і D2, D4) роблять підготовку інформації. Третій тригер (D5, D6) записує вже попередньо логічно оброблену інформацію. Саме така двоступенева побудова динамічного тригера і дозволила позбутись від прямого проходження сигналу з D-входу на вихід тригера в період дії синхроімпульсу.

Лічильний Т-тригер має один керуючий вхід і два виходи (рис, 13. 10, а). Інформація на виходах такого тригера міняється на

Рис.13.10. Лічильний Т-тригер

протилежну при кожному позитивному перепаді напруги на рахунковому вході Т, тому лічильний тригер використовується як дільник частоти вхідного сигналу. Тригер такого типу може бути створений з D-тригера з динамічним керуванням, якщо його інверсний вихід з'єднати з інформаційним входом (рис. 13.10, б). При цьому, якщо в початковий момент часу на виході Q був нульовий рівень, то на вході D був рівень =l. По фронті першого синхроімпульсу одиниця з D-входу перепишеться (із запізненням, рівним затримці одного логічного елемента; рис. 13.10, в і 13.9, б) на вихід Q. Відповідно на виході вході D з'явиться нульовий рівень (із запізненням, рівним затримкам двох логічних елементів). У наступному такті на вихід Q буде переписане нульове значення з входу D і т.д.

Створити лічильний тригер на базі статичного D-тригера в такий же спосіб (зворотним зв'язком з виходу на вхід D) не можна. Тому що статичний тригер має потенціальне керування, то при С=1 напруга на виході за рахунок впливу зворотного зв'язку буде постійно мінятися на обернену, тобто виникнуть високочастотні коливання. Переконатися в цьому можна, побудувавши часові діаграми з урахуванням затримок сигналів у логічних елементах.

Інші типи тригерів. Існує велика кількість різноманітних тригерів, що відрізняються від розглянутих іншою вхідною логікою. Так, наприклад, відомі синхронні RS-тригери, DV-тригери з двома керуючими входами, універсальні JK-тригери і ін. Але слід зауважити, що всі види тригерів засновані на використанні базового елемента послідовної логіки – асинхронного RS-тригера.