Особенности мп Intel 80386.

Это первый 32 разрядный МП, который сохранил полную совместимость со своими 16 разрядными предшественниками. В этом МП было преодолено ограничение на длину непрерывного сегмента памяти в 64 Кб. В защищенном режиме сегмента длина могла достигать 4 Гб, т.е. всего объема физически адресуемой памяти. При этом МП обеспечивал поддержку виртуальной памяти объемом до 64 Тб. МП также мог работать в двух режимах:

1. Реальный режим – режим, который полностью совместим с режимом I8086

2. Защищенный режим – режим, в котором возможна адресация до 4 Гб физической памяти.

МП мог работать с 8, 16,32 битными операндами, строками байт, строками слов, а также отдельными битами. В МП впервые появилась страничная адресация.

Страницы – области логической памяти, размером 4 Кб, каждая из которых может отражаться на любую область физической памяти. МП выпускался в 100 выводном корпусе.

Особенности мп i80486.

Представитель второго поколения 32 разрядных МП.

Его основные особенности:

1. В МП введена внутренняя кэш-память первого уровня, объемом 8 байт.

2. В МП был введен математический сопроцессор.

3. Была повышена производительность обмена по внешней шине.

4. Использовалась пакетная передача информации.

5. В архитектуре МП было использовано скоростное RISC ядро, которое позволяет наиболее часто встречающиеся команды выполнять за один машинный такт.

6. В отдельных моделях предусмотрено внутреннее умножения частоты.

7. МП выпускался в 168 выводном корпусе.

8. Напряжение питания 5, и 3,3В. Введение пониженного напряжения питания связано с необходимостью снижения величины рассеиваемой мощности. С ростом тактовой частоты и усложнением структуры МП увеличивается рассеиваемая мощность, которая достигает нескольких Вт.

Особенности мп Intel Pentium

Относятся к пятому поколению МП, и имеют следующие особенности:

1. Суперскалярная архитектура МП. Имеет два пятиступенчатых параллельно работающих конвейера для обработки информации, благодаря чему он способен одновременно выполнят 2 команды за 1 такт.

2. Внешняя 64 разрядная ШД, хотя внутри МП остался 32 разрядным. Внешняя ША имела 32 разряда.

3. Применение технологии динамического предсказания ветвления или переходов.

4. Раздельный cash для команд и для данных 8 Кб.

5. Повышение в 2 – 10 раз по сравнению с 486 МП производительности математического сопроцессора. Использовалась 8 ступенчатая конвейеризация и специальные блоки сложения умножения деления, что позволяло выполнить операции с плавающей точкой за 1 такт МП.

6. Была предусмотрена возможность создания многопроцессорной системы

7. Введены средства управления энергопотреблением и тестированием.

8. Сокращено время выполнения команд.

Предсказание ветвлений позволяет продолжать выборку и декодирование потока команд после выборки команды ветвления перехода не дожидаясь проверки условия перехода.

Всегда при исполнении команды выполняются следующие операции:

1. Выборка

2. Дешифрация

3. Доставка в арифметико-логическое устройство

4. Выполнение команды

Динамическое предсказание основывается на анализе предыдущей программы и накапливании статистики поведения. Исходя из анализа, предсказываются наиболее вероятные условия каждого встречающегося в программе перехода. Развитием Pentium стало добавление технологии MMX, рассчитанной на мультимедийное, графическое и коммуникационное применение. Основная идея MMX заключается в одновременной обработке нескольких элементов данных за одну команду. Технология SIMD – одна инструкция – много данных. Расширение MMX использует новые типы упакованных 64 битных данных. Упакованные слова 8 байт. Упакованные двойные слова – 32 слова. Эти типы данных могут обрабатываться в 8 дополнительных 64 разрядных регистрах.

В систему команд было введено дополнительно 57 команд для одновременной обработки нескольких единиц данных. В МП Pentium MMX увеличен объем кэша данных подпрограмм, увеличено число ступеней конвейера. От процессора Pentium Pro принято отсчитывать 6-ое поколение процессоров. Эти процессоры по сравнению с процессором Pentium имеют следующие усовершенствования:

1. Динамическое исполнение команд предполагает, что команды, не зависящие от предыдущих операций, могут выполняться в измененном порядке (последующие – раньше предыдущих). Однако последовательность обмена с внешними устройствами, памятью и УВВ будет соответствовать программе. Т.е. процессор сам выбирает удобный порядок выполнения команд. Это позволяет увеличить производительность процесса без увеличения тактовой частоты.

2. Архитектура двойной независимой шины, которая повышает суммарную пропускную способность. Одна шина – системная – служит для обмена с основной памяти и с устройствами ввода/вывода; а другая – локальная – предназначена для обмена со вторичным КЭШем.

3. В процессор введен кэш второго уровня, объемом 256-512 Кб.

4. Возможно построение многопроцессорных систем.

Процессор Pentium II сочетает в себе архитектуру Pentium Pro и технологии MMX. Размер первичных данных и команд 16 Кб вторичного кэша до 512 Кб. Такая 2-х уровневая организация позволяет достигать компромисса между быстродействием кэш-памяти и её объема. ША имеет 36 разрядов. При этом максимальны адресуемый объем памяти 64 Гб.

Процессоры Pentium III и Pentium IV отличаются возросшей тактовой частотой, увеличенным объемом кэша до нескольких Мб, размер внутреннего конвейера у P-IV доведен до 20 ступеней (стадий)

Для портативных компьютеров были предложены упрощенные версии МП P-III и P-II, которые отличались уменьшенной тактовой частотой, и уменьшенным объемом кэша 2-го уровня.

Память ПК состоит и 2-х частей: ОП и Постоянная память, обе части расположены в адресной части памяти и к обеим ПК может обращаться одинаковым образом. ОП используется для временного хранения программ и данных, а в Постоянной памяти хранятся программы начального запуска и начального самотестирования компьютера. Все ПК используют ОП динамического типа, основным преимуществом которой перед статической памятью является низкая цена. Это связано с тем, что если элемент статической памяти (триггер) требует 4-6 транзисторов, то элемент динамической памяти это интегральный конденсатор, для обслуживания которого требуется 1-2 транзистора. Отсюда следует два основных недостатка динамической памяти:

Требует регенерации и имеет несколько меньшее быстродействие по сравнению с динамической памятью.

К тому же, во время регенерации динамическая память недоступна для обмена, что снижает быстродействие ПК. Переход на статическую память сильно повысил бы стоимость ПК в целом, поэтому ее используют там, где без высокой скорости не обойтись, например в кэш-памяти. Развитие динамической идет по пути снижения времени доступа к информации.

Третье поколение динамической памяти SDRAM – рабочая частота достигает 133 МГц. Следующее поколение DDR SDRAM – достигает 400 МГц, RD RAM – до 1 ГГц.

В постоянной памяти находится базовая система ввода/вывода, в которой расположен функционально полный набор программ нижнего уровня для управления устройствами ввода/вывода. В последнее время ROM BIOS выполняется не на микросхемах собственной постоянной памяти, а на микросхемах, допускающих многократную перезапись информации пользователем, электрической перезаписи типа flash.

Процессор Pentium

В 1993 году появился. Он основал новый этап развития МП связанный с архитектурой RISC. Он изготовлен по технологии 0,8 микрона, что позволило разместить 1млн. 200 тыс. транзисторов на кристалле. Выпускались МП с тактовой частотой от 50 до 150 МГц. Процессор Pentium по сравнению со своими предшественниками обладал целым рядом улучшенных характеристик. Главные его особенности:

1. Двухпотоковая Суперскалярная организация, допускающая выполнение пары простых команд.

2. Наличие двух независимых кэш для команд и для данных, которые обеспечивают выборку данных для двух операций в каждом такте.

3. Динамическое предсказание переходов.

4. Конвейерная организация устройства с плавающей точкой с 8-ю ступенями.

5. Совместимость по ПО с МП семейства 386 и 486

Он состоит из:

1. Кэш команд

2. Буфер предварительной выборки

3. Буфер целевых адресов и переходов

4. АЛУ U

5. АЛУ V

6. Устройство с плавающей точкой

7. Интерфейс шины

8. Регистры

Новая архитектура МП Pentium основывается на идее суперскалярной обработки команд, которая распределяется по двум конвейерам. Конвейер U (4) может выполнять любые команды, включая целочисленные команды, и команды с плавающей точкой. Конвейер V предназначен для выполнения простых целочисленных команд. Команды могут направляться в каждое из этих устройств одновременно, причем при выдаче устройством управления в одном такте пары команд, более сложные команды поступают в конвейер U, а менее сложные – в конвейер V. Одновременная выдача двух команд возможна только при отсутствии зависимости по регистрам, т.е. должны быть задействованы разные регистры. При остановке команд, по какой либо причине, в одном конвейере останавливается и второй конвейер. Устройства МП предназначены для снабжения конвейеров необходимыми данными и командам. В МП Pentium используется раздельная кэш-память команд и данных. За один такт из каждой кэш-памяти могут считываться два слова. Имеется встроенный контроллер кэш-памяти второго уровня, имеются специализированные конвейерные аппаратные блоки сложения, умножения, деления. В МП предусмотрен механизм динамического прогнозирования направления переходов. С этой целью на кристалле размещается небольшая кэш-память, которая называется буфером целевых адресов и переходов, и две независимых пары буферов предварительной выборки команд, по 2 буфера на каждый конвейер. Буфер целевых адресов и переходов хранит адреса команд, которые находятся в буферах предварительной выборки. Работа БПВ организована таким образом, что в каждый момент времени осуществляется выборка команд только в одном из буферов соответствующей пары. При обнаружении в потоке команд операции перехода вычисленный адрес перехода сравнивается с адресами, хранящимися в буфере целевых адресов переходов. В случае их совпадения предсказывается, что переход будет выполнен, и разрешается работа другого буфера предварительной выборки, который начинает выдавать команды для выполнения в соответствующий конвейер. При несовпадении считается, что переход выполняться не будет и БПВ не переключится, продолжая обычный порядок выдачи команд. Это позволяет избежать простой конвейера при правильном прогнозировании направления перехода. Окончательное решение о направлении перехода принимается на основе анализа кодоусловия, при неправильно сделанном прогнозе содержимое конвейера аннулируется, и выдача команд начинается с необходимого адреса. Неправильный прогноз приводит к приостановке конвейера на 3-4 такта. МП Pentium имеет 32-разрядную шину адреса и 64-разрядную шину данных.

48