1.Расчитать минимальный коэффициент усиления выходного транзистора простейшего ттл вентиля.
Слева ттл вентиль (И-не) справа, его передаточная характеристика. Минимамальный коэффициент усиления, для транзистора VT5 – при котором он равен b= Ik / Iб1
2. Электрическая схема ттл вентиля со сложным инвертором.
А- с простым, Б – сложным инвертором
Пример работы:
Если же на все эмиттеры транзистора VT1 подать напряжение Uвх1, равное примерно половине напряжения питания Uп, то эмиттерные токи VT1резко сократятся (входные токи лог.1), а базовый ток уйдет в коллектор, создавая на базе транзистора VT2 потенциал, близкий к потенциалу Uп. В таком случае транзистор VT2 фазоинверсного каскада откроется, запирая при этом VT4 и отпирая VT5. Включенный в коллекторную цепь VT4 диод VD5 создает при отпирании транзистора VT5 между базой и эмиттером VT4 разность потенциалов, меньшую напряжения отпирания VT4. Иными словами разность потенциалов между базой транзистора VT4 и выходом логического элемента распределяется между участком база-эмиттер VT4 и диодом VD5. Таким образом за счет полного запирания транзистора эмиттерного повторителя и насыщения транзистора VT5 на выходе ИС формируется уровень напряжения примерно равный 0.4В. Это напряжение есть напряжение насыщения транзистора VT5 и является выходным напряжением логического 0 Uвых0.
3.Что такое таблица истинности. Функциональный контроль микросхем.
Таблица истинности - таблица, в которой перечислены состояния на выходе при любой комбинации входных сигналов.
Функциональный контроль. Используется для проверки интегральных схем с
высокой степенью интеграции и включает в себя проведение статистических и
динамических измерений на базе контрольной тестовой таблицы, составленной,
например, с помощью ЭВМ с учетом минимизации количества входных кодовых
комбинаций. Функциональный контроль позволяет проводить проверку больших
интегральных микросхем в условиях, близких к эксплуатационным.
Принцип работы автоматизированной системы функционального контроля
интегральных микросхем с применением ЦВМ состоит в следующем.
По команде от ЦВМ в счетчик адреса памяти записывается начальный адрес
входных тестовых комбинаций, а в регистр адреса контролируемой тестовой
комбинации – соответствующий адрес. На компаратор подается от ЦВМ ожидаемая
комбинация входных сигналов. Несколько разрядов запоминающего устройства
входных тестовых комбинаций выделено для хранения определенного числа циклов
тактового генератора В течение периода хранения на входные выводы
интегральной схемы должна подаваться одна и та же тестовая комбинация. Число
циклов в обратном коде переписывается в счетчик повторений тестовых
комбинаций, на счетный вход которого поступают тактовые импульсы. При его
заполнении увеличивается содержимое счетчика адреса памяти и опрашивается
запоминающее устройство входных тестов по новому адресу. При равенстве адреса
счетчика памяти и регистра контролируемой комбинации прекращается подача
тактовых импульсов, компаратор стробируется по времени, фиксируя входные
импульсы последней тестовой комбинации.
Путем записи в регистр адреса контролируемой комбинации различных адресов
проверяется интегральная микросхема с динамической логикой на всех тестовых
комбинациях. Кроме указанных элементов система включает в себя схему
сравнения, схему выдачи входных воздействий и вентиль.
Наиболее эффективными методами контроля качества соединений являются
испытания на механическую прочность и металлографический анализ.