Сумматор

Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

По способу реализации

• механические

• электромеханические

• электронные

• пневматические

По принципу действия

• на счётчиках, считающие количества импульсов в операндах

• функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:

• каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса

• с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в:

• ПЗУ, ППЗУ (аппаратные) или

• ОЗУ (аппаратные и программные)

По архитектуре

• четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;[3][неавторитетный источник?][4][неавторитетный источник?]

• полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);

• полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

По способу действия

• Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании;

• Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;

По способу организации переноса

• С последовательным переносом;

• С параллельным переносом;

• С условным переносом;

• С групповым переносом.

Аналоговый сумматор

Аналоговый сумматор — устройство, выполняющее операцию вида  где — некоторые аналоговые величины. Наиболее часто аналоговые сумматоры используются в электронной технике.

Сумматоры на операционных усилителях

Схема простейшего аналогового сумматора на операционном усилителе приведена на рис. 1. В качестве суммируемых величин выступают входные напряжения U₁ ... U_n, в качестве результата — выходное напряжение схемы U_ВЫХ.

Рис. 1. Электронный аналоговый сумматор

Принцип действия

Полагая, что операционный усилитель является идеальным (с бесконечным коэффициентом усиления и нулевыми входными токами), из первого закона Кирхгофа получаем, что ток через сопротивление R_ОС равен сумме токов через сопротивления R₁ ... R_n:

Выражая токи через напряжения и сопротивления, приходим к выражению

Таким образом, схема рис. 1 выполняет над входными напряжениями операцию

В случае, если ,, схема является чистым инвертирующим сумматором, если же сопротивления имеют разные значения, получается взвешивающий сумматор, причём весовые коэффициенты для каждой входной переменной равны

Параллельный сумматор

Подключая входные сигналы к инвертирующему и неинвертирующему входам операционного усилителя, можно получить схему, реализующую одновременно сложение и вычитание аналоговых сигналов. Эта схема, называемая параллельным сумматором, изображена на рис. 2. Принцип действия схемы аналогичен принципу действия простейшего сумматора. Полагая, что входные токи операционных усилителей пренебрежимо малы, а потенциалы на его входах равны (U_P = U_N), получим из первого закона Кирхгофа:

Перенося в левые части двух последних уравнений члены, содержащие U_P, получим:

Из обоих уравнений найдём U_P и приравняем правые части полученных выражений:

Из последнего выражения находим выходное напряжение схемы:

Таким образом, схема осуществляет сложение напряжений U_Pi и вычитание напряжений U_Ni с весовыми коэффициентами, равными

Рис. 2. Параллельный электронный аналоговый сумматор

Цифровой сумматор

Сумматор - устройство, выполняющее операции арифметического сложения над двоичными числами. Из математических операций над двоичными числами известно, что сумма двух нулей есть нуль, сумма нуля и единицы есть единица, сумма двух единиц есть нуль. Одноразрядный цифровой сумматор имеет три входа: два входа слагаемых и вход переноса (от предыдущего сумматора). При этом правила сложения немного усложняются. Одноразрядный сумматор обозначается так:

Рис. 3 - Одноразрядный цифровой сумматор

Сумматор имеет входы А и В - слагаемые, С - вход переноса, S - выход суммы, Р - выход переноса. Таблица истинности:

Входы Выходы

Слагаемые Вход переноса Сумма Выход переноса

А B C S P

0 0 0 0 0

0 1 0 1 0

1 0 0 1 0

1 1 0 0 1

0 0 1 1 0

0 1 1 0 1

1 0 1 0 1

1 1 1 1 1

На выходе S представляется сумма сложения трех переменных - А, В, С. При переполнении сумматора, т. е. когда в результате сложения формируется единица в старшем разряде выходного числа, на выходе переноса Р формируется уровень лог. 1, который подается на вход переноса С следующего сумматора. В принципе, старшим разрядом суммы является выход переноса Р. В целом работу сумматора полностью иллюстрирует таблица. Из таких одноразрядных сумматоров составляются многоразрядные сумматоры (обычно 4-х разрядные), которые бывают последовательного и параллельного действия. Сумматоры последовательного действия обладают более низким быстродействием.

Последовательные сумматоры преобразуют последовательные коды слагаемых в последовательный код суммы этих слагаемых. Сложение начинается с младшего разряда и выполняется поразрядно последовательно за столько тактов, сколько разрядов содержится в числе. В состав многоразрядного сумматора последовательного действия, кроме комбинационного одноразрядного сумматора, применяют три сдвигающих регистра для двух слагаемых A и B и для результата S, триггер переноса TrP и схемы управления вводов и выводов чисел (рисунок 4).

Рис 4. Последовательный n-разрядный сумматор

 Два суммируемых числа загружаются в регистры A и B по последовательным и параллельным входам. Триггер переноса первоначально установлен в 0, следовательно C=0. сигнал суммы записывается в регистр сдвига S. Каждый сигнал переноса, вырабатываемый сумматором, появляется на выходе P и запоминается триггером переноса. Тактовый импульс вводит бит суммы в регистр S и одновременно сдвигает на один разряд регистры A и B. Кроме того, он вносит значение переноса P и TrP, в результате чего на входе С всегда действует значение разряда переноса, имевшее место при сложении двух предыдущих разрядов. Так суммируются все разряды двоичных чисел и результат записывается в регистр S. Этот результат можно считать по параллельным или последовательным выходам. Основное достоинство такого сумматора – малое количество оборудования; к недостаткам относится малое быстродействие, т.к. время суммирования двух n-разрядных чисел  , где T – период следования тактовых импульсов.

Параллельные многоразрядные сумматоры. Термин «параллельные» подразумевает налйчие многих разрядных схем в соответствии с разрядностью операндов и подачу переменных параллельным кодом. Перенос между разрядами может распространяться и последовательно, и параллельно, и комбинированным способом.

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования двух многоразрядных чисел и характеризуется различными способами передачи сигналов переноса от младших разрядов к старшим разрядам сумматора. В параллельных сумматорах с последовательным переносом выход переноса P i-го разряда ПОС связан с входом С i+1-го разряда ПОС (рисунок 5). При этом максимальная задержка формирования суммы на выходе старшего разряда при передаче переноса из i-го разряда в n-й разряд определяется суммой задержек переноса всех предшествующих разрядов и собственной задержки формирования суммы  , где t_p, t_s – задержка формирования переноса и суммы в одноразрядном сумматоре.

 

Рис. 5 Параллельный комбинационный сумматор с последовательным

Десятичный сумматор

Чаще приходится суммировать десятичные числа. Ниже на рисунке приведена схема сумматора двоично-десятичных чисел на основе двоичных сумматоров.

Рис. 6 - Сумматор двоично-десятичных чисел

Операцию сложения выполняет сумматор DD1. При сумме большей или равной десяти на выходе микросхемы DD2, которая является схемой сравнения входов, формируется сигнал переноса Р10. На второй вход (Y1-Y4) микросхемы DD2 подается двоичный эквивалент числа 9 (1001). Сумматор DD3 осуществляет десятичную коррекцию результата суммирования. При отсутствии сигнала переноса на выходе микросхемы DD3 повторяется код числа, который был на выходе DD1, поскольку на входы В поданы лог. 0. При наличии сигнала переноса Р10=1 на входах В2-В3 устанавливаются лог. 1, что соответствует коду числа 6. Допустим есть числа А=8 и В=4. На выходе сумматора DD1 появляется код числа 12 (8+4=12). На выходе DD2 формируется сигнал переноса, сумматор DD3 выполняет операцию 12+6=18. Числу 18 соответствует код 10010. На выходах S сумматора DD3 устанавливается код 0010 (собственный перенос микросхемы DD3 не учитывается). Поскольку на выходе Р10 число 10, на выходах сумматора число 2 (0010), то в результате получается число 12.

Сумматор-накопитель

Интересными свойствами обладает сумматор-накопитель, показанный на рисунке 6.

Рис. 6 - Сумматор-накопитель

На рисунке показан простейший сумматор-накопитель. На один вход сумматора подается число К, а на второй - число с выхода регистра. В начале работы регистр обнуляется (сброс). Если на входы В сумматора DD1 подать некоторое число К, то при подаче импульса на вход С регистра (такт) в него запишется число К (в начальный момент на выходе регистра лог.0). Это же число К попадет на входы А сумматора и по следующему такту в регистр запишется уже число 2К, которое опять попадет на входы А сумматора. На выходе сумматора появится число 3К и по следующему такту запишется в регистр и т. д. То есть, в сумматоре-накопителе постепенно нарастает число. Когда в сумматоре-накопителе накопленное число превышает его объем, равный 2n-1, на выходе переноса появляется сигнал лог. 1, а на выходах S число nK-2n.

Применение таких сумматоров весьма разнообразно. Если вместо регистра установить ОЗУ (это делается в многоканальных системах), тогда такой узел становится важнейшей частью микропроцессора. Посмотрим на эти свойства сумматора-накопителя. Поскольку сигнал переноса сумматора появляется через W=2ⁿ/K тактовых импульсов, то такой сумматор является обратным преобразователем входного числа К в число W. Это число можно подсчитать на счетчике. Ну а если выразить частоту появления имульсов переноса через число К, получится:

Это значит, что получается преобразователь кода числа К в частоту импульсов. Такой преобразователь можно использовать в электронных музыкальных инструментах (ЭМИ), всяких звонках и т. п.

С помощью сумматоров-накопителей можно производить умножение числа на некоторый постоянный коэффициент, можно сделать квадратичный накопитель и т.д.

АМПЛИТУДНАЯ МОДУЛЯЦИЯ (2 МЕТОД) И ДЕТЕКТОР ПРОИЗВЕДЕНИЯ АМ СИГНАЛА

Усилители класса С это популярные схемы для коммерческой реализации амплитудной модуляции высокого уровня (например, на конечной стадии в передатчиках). Принципиальное преимущество усилителей такого типа это эффективность, которая теоретически может достигать 90%, хотя на практике несколько меньше.

Когда усилитель класса С работает с глубинами модуляции ниже 100%, осуществляются схемы для уравнения , которые в Emona DATEx реализуются согласно блок схеме:

Используя тригонометрические построения (не показанные здесь), уравнение можно переписать в следующем виде:

Вы можете узнать в первой части уравнения математическую модель DSBSC сигнала. Согласно этому, можно переписать уравнение:

Это полезно, т.к. дает нам альтернативный метод осуществления АМ – сгенерировать DSBSC сигнал, а после добавить к нему несущую. Блок схема такой реализации представлена на рис.2.

Существенное значение имеют отношения между фазами несущей, используемой при генерации DSBSC сигнала, и добавляемой несущей. Для того чтобы получить АМ сигнал, эти несущие должны быть строго в фазе. Хотя это и не оговорено в уравнение, но подразумевается.

Какими могут быть последствия несовпадения по фазе двух несущих? Во-первых, форма сигнала лишь примерно воспроизводит АМ. Важно, что огибающие больше не являются копией сигнала сообщения, и детектор огибающей в этом случае не подходит для их восстановления. Во-вторых, индекс модуляции «m» сигнала, вычисляемый с помощью измерений с осциллографа, более не имеют силу для последующих вычислений распределения мощности между несущей и боковыми полосами частот.

Детектор огибающей для АМ сигнала

Детектор огибающей – это классический, широко используемый, метод демодуляции АМ. Хотя и не единственный. Детектор произведения (или, более правильно, демодулятор произведения) также может быть использован в целях демодуляции.