История
Подробнее по этой теме см.: История компьютера.
См. также: История АВМ
1623 год и 1624 год — Вильгельм Шиккард в двух письмах Кеплеру описывает считающие часы, в которых одной из трёх главных частей был механический десятичный 6-ти разрядный сумматор1645 год — Паскаль создал механическую суммирующую машину «Паскалину» с механическим десятичным сумматором
1673 год — Лейбниц создал механический калькулятор, в котором был механический десятичный сумматор на механическом счётчике
Классификация сумматоров
В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.
По способу реализации
механические
электромеханические
электронные
пневматические
По принципу действия
на счётчиках, считающие количества импульсов в операндах
функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:
каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса
с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в:
ПЗУ, ППЗУ (аппаратные) или
ОЗУ (аппаратные и программные)
По архитектуре
четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;
полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);
полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.
По способу действия
Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании;
Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;
По способу организации переноса
С последовательным переносом;
С параллельным переносом;
С условным переносом;
С групповым переносом.
Двоичный сумматор
Двоичный сумматор может быть определён тремя способами: 1. табличным, в виде таблицы истинности, 2. аналитическим, в виде формулы (СДНФ), 3. графическим, в виде логической схемы. Так как формулы и схемы могут преобразовываться, то, одной таблице истинности двоичного сумматора могут соответствовать множества различных формул и схем. Поэтому, табличный способ определения двоичного сумматора является основным.
Рис.1. Логическая схема трёхступенчатого сумматора на двух полусумматорах и логическом элементе 2ИЛИ
x0=A |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
x1=B |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
|
|
x2=Pi-1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
Название действия (функции) |
Номер функции |
|
|
|
|
|
|
|
|
|
|
|
Si |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
Бит суммы по модулю 2 |
F3,150 |
Pi |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
Бит переноса |
F3,232 |
СДНФ суммы по
модулю 2:
СДНФ бита переноса:
Cхема, которая обеспечивает сложение двух однобитных чисел А и В называется полусумматором. Полусумматор имеет 4 сигнальных линии: два входа для сигналов, представляющих одноразрядные двоичные числа А и В, и два выхода: сумма А и В по модулю 2 (S) и сигнал переноса (P). При этом S наименее значимый бит, а P наиболее значимый бит.
Объединив два полусумматора и добавив дополнительную схему ИЛИ, можно создать трёхступенчатый полный сумматор с дополнительным входом Pi-1 (на рисунке 1), который принимает сигнал переноса из предыдущей схемы. Первая ступень на полусумматоре осуществляет сложение двух двоичных чисел и вырабатывает первый частный бит переноса, вторая ступень на полусумматоре осуществляет сложение результата первой ступени с третьим двоичным числом и вырабатывает второй частный бит переноса, третья ступень на логическом элементе 2ИЛИ вырабатывает результирующий бит переноса в старший разряд. Время выполнения операции сложения в сумматоре на рис.1 равно 3dt, где dt - время задержки в одном типовом логическом элементе.
Схема полного сумматора может быть использована в качестве "строительных блоков" для построения схем многоразрядных сумматоров, путём добавления одноразрядных полных сумматоров. Для каждой цифры, которую схема должна быть в состоянии обрабатывать, используется один полный сумматор.
Двоичный одноразрядный полный сумматор является полной тринарной (трёхоперандной) двоичной логической функцией с бинарным (двухразрядным) выходом. Все три операнда и оба выходных разряда однобитные.
Может быть построен как тринарная (трёхоперандная) двоичная логическая функция с бинарным выходом с временем выполнения операции сложения 2dt, но, для уменьшения аппаратных затрат, обычно строится трёхступенчатым, состоящим из трёх узлов: двух полусумматоров, которые являются полными бинарными (двухоперандными) двоичными логическими функциями с унарным выходом и логического элемента «2ИЛИ».