5.7.3. Двоступеневі тригери

Асинхронні – перемикаються потенціалами. Синхронні – перемикаються під час дії синхроімпульсу. Для збільшення завадостійкості використовуються синхронні тактовані фронтами – двоступеневі тригери (рис. 5.50).

Під час подачі фронту імпульсу синхронізації С₁ інформація із загального D-входу переписується на вихід Q₁ першого D-тригера та одночасно на вхід D₂

Р ис. 5.50 – Двоступеневі тригери на основі D- та JK-тригерів

другого D-тригера (рис. 5.50.а). Робота другого D-тригера на цей час заблокована. Під час подачі спаду імпульсу синхронізації С₂ інформація із входу D₂ переписується на вихід Q₂ другого D-тригера, який є загальний виходом двоступеневого тригера. та вхід D₂ Робота першого D-тригера на цей час заблокована.

Якщо в двоступеневому тригері (рис. 5.50.б) J=1; К=0, при Q=0 S₁=1, т о ; R₁=KQ і після фронту С₁ стан Q=0 тригера не зміниться, а після спаду імпульса С₁ вихід тригера встановиться в стан Q=1.

5.8. Регістри

Регістром називається функціональний послідовнісний пристрій, призначеним для приймання, запам’ятовування, перетворення і пелогічних елементів, що певним чином з’єднані між собою.

Запис та зчитування інформації чотирьох видів:

1. послідовний вхід – вихід (serial input- serial output) SISO;

2. послідовний вхід – паралельний вихід (parallel input - serial output) SIPO;

3. паралельний вхід – послідовний вихід (serial input - parallel output) PISO;

4. паралельний вхід – паралельний вихід (parallel input - parallel output) PIPO.

На практиці найчастіше використовуються:

– регістри зсуву для послідовного виконання операцій запису і зчитування n-розрядного слова;

– регістри пам’яті для виконання операцій паралельного запису та зчитування n-розрядного слова.

Розрядність регістра визначається числами тригерів: одно-, дво- та багатотактні регістри.

Встановлення у початковий стан, приймання інформації з одного пристрою і передача в інший пристрій, зсув слова вліво або вправо реалізується з допомогою додаткової комбінаційної схеми.

5.8.1. Регістри пам’яті

Регістри пам`яті зазвичай містять n D-тригерів за кількістю запам`ятовуваних розрядів, які розміщені паралельно - D-вхід кожного тригера є одночасно розрядним входом регістра пам`яті, усі входи синхронізації об`єднані і служать входом С запису інформації в регістр пам`яті, а виходи Q_i кожного з D-тригерів служать розрядними виходами регістра (рис. 5.51). Виходи можуть бути мультиплексовані через логіку дозволу ЕО зчитування вихідної інформації (рис. 5.51).

5.8.2. Регістри зсуву

У регістрі зсуву усі n D-тригери з`єднуються послідовно – вихід Q<sub>i</sub> і-того тригера сполучається із входом D<sub>і+1</sub> (і+1)-шого, а входи С синхронізації об`єднуються і служать для зсуву інформації між розрядами послідовного регістра (рис. 5.52). Часові діаграми роботи регістра зсуву подані на рисю 5.52.б. Як показує аналіз часових діаграм, одиниця пересувається через усі розряди регістра після подання її на послідовний вхід регістра DS.

В обох типах поданих на рисунках регістрів може здійснюватись асинхронний їх скид шляхом застосування окремих входів асинхронного скиду для усіх використаних тригерів (рис. 5.52.а). Промисловість випускає багато типів регістрів у всіх серіях цифрових мікросхем.

Рис. 5.51 – Схема регістра пам`яті

Рис. 5.52 – Схема регістра зсуву (а) та часові діаграми його роботи (б)