
- •Задание
- •Учебные вопросы и распределение времени
- •Организационно-методические указания.
- •1. Назначение и состав ук
- •1.1. Назначение
- •2.2 Структурная схема упо
- •2.3 Взаимодействие элементов по структурной схеме
- •2.3.1. Логика работы упо в режиме чтения информации (режим «чтение»).
- •2.3.2. Логика работы ук в режиме записи информации (режим «модифицированная запись»)
- •2.4. Принцип работы упо
- •2.4.1.Дешифратор обращения
- •2.4.2. Конфигуратор обращения
- •2.4.3. Приоритетная схема пс-1
- •2.4.4.Коммутатор обращения
- •2.4.5 Матрица связи
- •Регистры устройства управления каналом
- •3.1.Назначение и состав рук
- •3.2.Схема управления ук (уук)
- •Коммутатор ук
- •3.4.Работа ук в режиме обращения к собственным регистрам
- •3.4.1 Обращение к регистру заявок
- •Синхронизатор
- •Работа ук в режиме управления обращением к модулям зу
2.2 Структурная схема упо
Рассмотрим состав структурной схемы УПО. В состав УПО входят:
Схема контроля сигналов занятости (КЗан) - для синхронизации сигналов занятости (Зан0- Зан15) и контроля их по длительности. Схема состоит из 16 схем контроля (по количеству модулей ЗУ) .
Дешифратор обращения - для селекции № незанятого модуля ЗУ и формирования заявки на обращение к этому модулю.
Конфигуратор обращения - производит подмену модулей (коммутацию сигналов обращения ) в определенных парах модулей ЗУ.
Коммутатор обращения - выделяет сигнал обращения к незанятому модулю ЗУ.
Приоритетная схема 1-для обработки заявок процессоров ТрОбр1i (в режиме чтения) в соответствии с установленным приоритетом и выдачи сигналов, управляющих обращением процессоров к незанятым модулям ЗУ (сигнал ВдAi выдается на процессор, заявка которого на обращение к модулю ЗУ удовлетворена, сигнал Разi- управляет формированием сигнала Обрi, который выдается в незанятый модуль ЗУ).
Приоритетная схема 2 - для обработки сигналов ТрОбр2 (в режиме записи) и формирования сигнала ВдСi ,поступающего в процессор ,заявка которого на обращение к незанятому модулю ЗУ удовлетворена.
Матрица связи - для хранения кода связи «процессор - модуль ЗУ» на время обращения процессора к модулю ЗУ и формирования сигналов, управляющих работой процессора и модулей ЗУ в режимах чтения и записи информации (формирует сигнал ПрС в режиме чтения и сигнал Обр2 в режиме записи информации).
Матрица связи состоит:
- матрицы настройки, хранит код связи и управляет работой МПС и МОС.
- матрицы прямой связи - для обработки сигналов ВдС с учетом кода связи и формирования сигнала Обр2 ( при записи информации в ЗУ ).
- матрицы обратной связи - для обработки сигналов ГОТ с учетом кода связи и формирования сигнала ПрС ( при чтении информации из ЗУ ).
2.3 Взаимодействие элементов по структурной схеме
2.3.1. Логика работы упо в режиме чтения информации (режим «чтение»).
При обращении процессора к общей памяти СВ УПО производит сначала анализ занятости модулей ЗУ, используя сигналы занятости(Зан) от каждого модуля, а затем (если требуемый модуль свободен) приоритетную обработку сигнала «Требование обращения 1» (ТрОбр1). Требование процессора удовлетворяется в том случае, если нет обращения к свободному модулю ЗУ от более приоритетного процессора. В этом случае данный процессор получает сигнал «Выдача адреса» (ВдА), по которому процессор выдает в МА адрес обращения к памяти и снимает сигнал ТрОбр1. УПО выдает сигнал «Обращение 1» (Обр1) адресуемому модулю ЗУ, по которому этот модуль включается в работу. УПО с помощью матрицы связи, используя сигнал ВдА (выдается в процессор) и Обр1 (выдается в ЗУ), запоминает код связи, представляющий собой номер процессора и номер модуля ЗУ, вступивших в сеанс связи. Вместе со считанным словом, которое поступает в МЧт, ЗУ выдает сигнал «Готовность» (Гот), который совместно с кодом связи используется в УПО для распознавания процессора, ждущего считанное слово.
Распознавание заключается в выдаче процессору сигнала «Прием слова» (ПрС), по которому он принимает слово из МЧт. Если требование процессора не может быть удовлетворено (либо занят модуль ЗУ, либо имеет место обращение более приоритетного процессора к свободному модулю ЗУ), то сигналы ВдА (для процессора) и Обр1 (для модуля ЗУ) не формируются. Процессор сигнал ТрОбр1 не снимает, а ждет следующего цикла. Сигнал ТрОбр1 процессор не снимает до тех пор, пока его требование не будет удовлетворено.