Вычитающий счетчик с последовательным переносом
Временная диаграмма идеализированная:
Суммирующий счетчик с параллельным переносом
Суммирующий двоичный счетчик
Временная диаграмма
Схема построена таким образом, что смена состояний последующих триггеров размещается при условии единичного состояния всех предыдущих.
Каждый С импульс поступает одновременно на все триггера. Каждый триггер находясь в нулевом состоянии проверяет наличие, разрешения по J входу, а находясь в единичном состоянии проверяет наличие разрешения по К – входу. Постольку в триггере Т1, входы JK не задействованы (постоянно эквиваленты единицам) то он переключается всегда.
Емкость счетчика с параллельным переносом определяется предельным количеством конъюнктивных входов JK, чаще всего в 1 микросхему помещается 4 разряда.
Много разрядные счетчики образуются путем последовательного соединения таких микросхем, при этом все-таки существует задержка переноса. Для ее уменьшения используют более быстрые микросхемы.
Трехразрядный реверсивный счетчик с параллельным переносом
Трех разрядный реверсивный счетчик с параллельным переносом
На входе триггеров D2, D4,D6 может поступать импульс вычитания или суммирования, который проходит через соответствующие мультиплексоры D1, D3, D5. Первый триггер реагирует на каждый импульс.
D7, D8 - это быстродействующие схемы формирования сигналов переноса и заема.
Второй и третий триггер будет реагировать на сигнал вычитания только в том случае если предыдущие в нулевом состоянии.
Элементы D9, D10 – это буферные элементы для снижения нагрузки на счетных входах, если работа идет по одному из входов, то другой вход может быть использован для управления, при подаче на него 1 разрешает счет по используемому входу, а при подаче 0 блокируется работа.
При использовании одновременно двух входов счетчика на счетчике всегда будет разность количества импульсов.
При этом необходимо обеспечить синхронизацию входных сигналов так чтобы они не оказались взаимно ортогональными.
Четырехразрядный реверсивный счетчик 155ИЕ7:
Микросхема ИЕ7 с параллельной загрузкой и сбросом
Описания:
Каждый триггер предыдущей схемы снабжен собственной логикой D1, D2 вход сброса R микросхемы – прямой. То есть при R=1 элемент D1 – заперт, то есть на S входе триггера - 1. И 0 поступает на верхний вход R триггера.
Триггер устанавливается в 0 не зависимо от состояния D и V то есть является преобладающим. При R=0 в зависимости от уровня на входе Di по сигналу V осуществляет запись в триггер 0 или 1 преобладания этих входов над счетными входами, обеспечивается схемой самого триггера.
Каскадирование ИЕ7
Данный счетчик может работать в 4-х режимах:
Режим работы |
Вход |
|
|
|
|
|
выход |
|
|
R |
V |
D1 |
D2 |
+1 |
-1 |
1 |
2 |
установка 0 |
1 |
X |
X |
X |
X |
X |
0 |
0 |
Запись |
0 |
0 |
1 |
0 |
X |
X |
1 |
0 |
Хранение |
0 |
1 |
X |
X |
- |
- |
1 |
0 |
Счет в режиме сумирования |
0 |
1 |
X |
X |
фронт |
1 |
* |
* |