
- •«Архитектура информационных систем» исследование различных видов триггеров
- •Брянск 2013
- •Цель работы
- •Теоретическая часть
- •2.1. Понятие триггера и его основные свойства
- •2.2. Технология изготовления триггеров
- •2.3.1. Асинхронный rs-триггер
- •2.3.2. Синхронный rs-триггер
- •2.3.3. Двухступенчатый rs-триггер
- •Порядок выполнения работы
- •4. Список заданий
- •5. Контрольные вопросы
- •6. Список использованной литературы
Порядок выполнения работы
Рассмотрим порядок выполнения работы на примере выполнения следующего задания. Необходимо смоделировать с помощью программы Or CAD Capture 9.2 электронно-логическую схему асинхронного RS-триггера на основе логических элементов ИЛИ-НЕ, проанализировать его работу, построив временные диаграммы для заданной комбинации сигналов (табл.4), подаваемых на входы логических элементов.
Таблица 4
-
Вход. сигнал
t1
t2
t3
t4
t5
t6
R
1
0
0
1
1
0
S
0
1
1
0
0
1
Ход работы:
1. Открыть программу OrСAD.
2. Создать новый проект.
3. Создать схему асинхронного RS-триггера на основе логических элементов ИЛИ-НЕ.
3.1). соединить элементы, используя команду (Place->Wire);
3.2). подать на входы и выходы питание (Place->Part-> Source->Stim1);
3.3). получить электронно-логическую схему, изображенную на рис.16;
Рис. 16. Электронно-логическая схема асинхронного
RS-триггера на основе логических элементов ИЛИ-НЕ.
4. Подать на входы сигналы.
4.1). щелкнуть два раза левой клавишей мыши на источник питания;
4.2). подать указанную комбинацию сигналов на входы схемы асинхронного RS-триггера, составленного из логических элементов ИЛИ-НЕ.
4.3). установить время работы схемы, равное 10 секундам (PSpice>New Simulation Profile >Run to time=10s).
5. Получить временные диаграммы работы асинхронного RS-триггера (PSpice>Run) (рис.17).
Рис. 17. Временные диаграммы работы асинхронного RS-триггера на логических элементах ИЛИ-НЕ
6. Проанализировать работу асинхронного RS-триггера, составленного из логических элементов ИЛИ-НЕ.
7. Оформить отчет, который должен содержать:
7.1). наименование лабораторной работы;
7.2). цель работы с указанием конкретного задания;
7.3).теоретическое содержание, включающее краткое описание разных видов триггеров, их схематичное изображение и таблицы истинности.
7.4). порядок выполнения работы;
7.5). электронно-логическую схему данного триггера;
7.6). временную диаграмму работы данного триггера;
7.7). выводы по данной лабораторной работе.
4. Список заданий
Проанализировать работу заданного триггера, соответственно своему варианту, приведенному в табл. 5.
1-3 вариант − синхронный RS-триггер на основе логического элемента И-НЕ;
4-6 вариант − синхронный RS-триггер на основе логического элемента ИЛИ-НЕ;
7-9 вариант − двухступенчатый RS-триггер на основе логического элемента И-НЕ;
10-12 вариант − двухступенчатый RS-триггер на основе логичес-кого элемента ИЛИ-НЕ;
13-15 вариант − D-триггер на основе логического элемента И-НЕ;
16-18 вариант − D-триггер на основе логического элемента ИЛИ-НЕ;
19-21 вариант − JK-триггер на основе логического элемента И-НЕ;
22-24 вариант − JK -триггер на основе логического элемента ИЛИ-НЕ;
25-27 вариант − асинхронный RS-триггер на основе логического элемента И-НЕ.
Таблица 5
Комбинации подаваемых сигналов
№ варианта |
Вход. сигнал |
t1 |
t2 |
t3 |
t4 |
t5 |
t6 |
1 |
R |
0 |
0 |
1 |
1 |
0 |
0 |
S |
0 |
0 |
1 |
0 |
1 |
0 |
|
2 |
R |
0 |
0 |
0 |
1 |
1 |
1 |
S |
1 |
1 |
0 |
1 |
0 |
1 |
|
3 |
R |
1 |
1 |
0 |
0 |
1 |
0 |
S |
0 |
0 |
1 |
0 |
1 |
1 |
Продолжение табл.5
№ варианта |
вход. сигнал |
t1 |
t2 |
t3 |
t4 |
t5 |
t6 |
4 |
R |
1 |
1 |
1 |
0 |
0 |
1 |
S |
1 |
1 |
0 |
1 |
0 |
0 |
|
5 |
R |
1 |
1 |
1 |
1 |
0 |
1 |
S |
1 |
1 |
1 |
0 |
1 |
0 |
|
6 |
R |
1 |
1 |
0 |
1 |
1 |
0 |
S |
0 |
0 |
0 |
1 |
0 |
1 |
|
7 |
R |
0 |
0 |
0 |
0 |
1 |
1 |
S |
1 |
1 |
1 |
0 |
1 |
1 |
|
8 |
R |
0 |
0 |
1 |
0 |
0 |
0 |
S |
0 |
0 |
0 |
1 |
0 |
0 |
|
9 |
R |
0 |
0 |
0 |
0 |
1 |
0 |
S |
0 |
0 |
0 |
0 |
0 |
1 |
|
10 |
R |
0 |
0 |
0 |
1 |
1 |
1 |
S |
1 |
1 |
1 |
1 |
1 |
0 |
|
11 |
R |
1 |
1 |
1 |
0 |
0 |
1 |
S |
0 |
0 |
0 |
1 |
0 |
1 |
|
12 |
R |
1 |
1 |
1 |
1 |
0 |
0 |
S |
1 |
0 |
1 |
0 |
1 |
0 |
|
13 |
R |
1 |
1 |
1 |
1 |
1 |
0 |
S |
1 |
1 |
1 |
0 |
0 |
1 |
|
14 |
R |
1 |
0 |
1 |
0 |
1 |
1 |
S |
0 |
0 |
0 |
1 |
1 |
0 |
|
15 |
R |
0 |
0 |
0 |
1 |
0 |
1 |
S |
1 |
1 |
1 |
1 |
0 |
1 |
|
16 |
R |
0 |
1 |
1 |
0 |
0 |
0 |
S |
0 |
0 |
1 |
0 |
1 |
0 |
|
17 |
R |
0 |
0 |
1 |
1 |
0 |
0 |
S |
0 |
0 |
0 |
1 |
1 |
1 |
|
18 |
R |
0 |
0 |
1 |
0 |
1 |
1 |
S |
1 |
1 |
1 |
0 |
0 |
0 |
|
19 |
R |
1 |
1 |
0 |
0 |
1 |
1 |
S |
0 |
0 |
0 |
1 |
1 |
1 |
|
20 |
R |
1 |
1 |
0 |
1 |
0 |
0 |
S |
1 |
1 |
1 |
0 |
0 |
0 |
Окончание табл.5
№ варианта |
вход. сигнал |
t1 |
t2 |
t3 |
t4 |
t5 |
t6 |
21 |
R |
1 |
1 |
1 |
1 |
0 |
0 |
S |
1 |
1 |
0 |
1 |
1 |
1 |
|
22 |
R |
1 |
1 |
1 |
0 |
1 |
1 |
S |
0 |
0 |
1 |
0 |
0 |
0 |
|
23 |
R |
0 |
0 |
0 |
0 |
1 |
1 |
S |
1 |
1 |
0 |
1 |
1 |
1 |
|
24 |
R |
0 |
0 |
0 |
1 |
0 |
0 |
S |
0 |
0 |
1 |
0 |
0 |
0 |
|
25 |
R |
0 |
0 |
0 |
0 |
1 |
1 |
S |
0 |
0 |
0 |
0 |
0 |
0 |
|
26 |
R |
0 |
0 |
1 |
0 |
1 |
1 |
S |
1 |
1 |
1 |
1 |
1 |
1 |
|
27 |
R |
1 |
1 |
0 |
1 |
0 |
0 |
S |
0 |
0 |
1 |
0 |
0 |
0 |