18.5. Реверсивный сдвиговой регистр.
В сдвиговых регистрах возможен реверс направления записи последовательного кода, то есть при записи разряды записываемого кода могут перемещаться от триггера к триггеру в одном из двух возможных противоположных направлений. Направление перемещения задается значением специального сигнала, управляющего реверсом.
На Рис.42 изображено схемотехническое построение сдвигового реверсивного четырехразрядного регистра, у которого сигнал реверса с уровнем «0» позволяет сдвигать записываемый код вправо, а сигнал с уровнем «1» - влево.
Рис.42
Поступление записываемого кода при сдвиге вправо должно осуществляться на вход DR , а при сдвиге влево - на вход DL.
Для осуществления реверса в перемещении кода, между триггерами регистра размещены логические схемы «2И-ИЛИ». С помощью сигнала реверса каждая такая схема позволяет подать сигнал на вход D триггера или с выхода предшествующего триггера (сдвиг кода вправо, аналогично сдвигу в схеме на Рис.41) или с выхода последующего триггера (сдвиг кода влево в направлении противоположном сдвигу в схеме на Рис.41).
Выходом регистра при сдвиге вправо является выход QR последнего (крайнего правого) триггера, а при сдвиге влево – выход первого (крайнего левого) QLтриггера.
18.5. Примеры микросхемного исполнения регистров.
На Рис.43 показаны наиболее распространенные варианты микросхем регистров.
Рис.43а представляет собой условное функциональное обозначение четырехразрядного параллельного регистра. По сути, такой регистр представляет собой набор из четырех D-триггеров, имеющих общие цепи сброса в исходное состояние сигналом R и общие входы динамической синхронизации сигналом С, «защелкивающим» код одновременно во все D-триггеры.
На Рис.43b представлена микросхема четырехразрядного сдвигового регистра вправо с возможностью параллельной записи при низком уровне сигнала РЕ и с возможностью перевода выходов регистра в третье состояние высоким уровнем сигнала EQ.
Выдача этим регистром записанного в него кода производится только при EQ = 0.
Рис.43
На Рис.43с изображена микросхема универсального регистра, который, в зависимости от значений управляющих сигналов V1 и V0, соответствующих приведенной на рисунке таблице, осуществляет все возможные способы записи и сдвига поступающих восьмиразрядных кодов.
С помощью приведенных на Рис.43b и Рис.43с регистров можно производить, например, параллельно-последовательное преобразование кодов.
Для регистра, изображенного на Рис.43b, для этого необходимо, подав код на входы D3-D0, разрешить его запись низким уровнем сигнала PE, после чего, разрешив низким уровнем сигнала EQ выдачу кода, подать четыре импульса сдвига на вход С и снимать последовательный код с выхода Q3.
В универсальном регистре, изображенном на Рис.43с, для такого же преобразования необходимо выполнить следующие операции:
- подать в параллельном виде код на входы D регистра;
- разрешить запись сигналами V1 и V2;
- подать на вход С записывающий перепад уровней (импульс);
- изменить сигналы V1 и V2, задавая сдвиг вправо;
- подавая 8 сдвигающих перепадов уровней (импульсов) на вход С, снимать код с выхода Q7.
Вопросы для самопроверки
1. Каков принцип построения двухтактного синхронного триггера, и от чего, схемотехнически, зависит тип его динамического входа синхронизации?
2. Что означает приоритетность асинхронных входов установки состояния у микросхем синхронных триггеров?
3. Как классифицируются регистры по принципам записи / считывания кодов, и для чего могут использоваться различные принципы записи или считывания, а также - реверсивный режим в универсальных регистрах?
4. Какое устройство, и каким образом способно поразрядно выдать двоичный код, поступивший на него всеми разрядами одновременно?
5. Что и почему нужно изменить в схеме реверсивного сдвигового регистра, чтобы вместо логических схем «2И-ИЛИ» использовать в его межтриггерных связях логические схемы «2И-ИЛИ-НЕ»?
ЛЕКЦИЯ 9