8..4. Пример микросхемного многоэтапного преобразования кодов и наращивания разрядности преобразования.
Микросхемы преобразователей кодов часто применяются для преобразования числового кода одного вида в числовой код другого вида или в код управления.
Например, такие преобразователи используются для управления индикацией цифр в виде светящихся сегментов конфигурации написания этих цифр.
На Рис.18 показан пример двухступенчатого преобразования исходного двоичного кода в коды управления семисегментными светодиодными индикаторами. Первой ступенью микросхемами К155ПР7 с наращиванием разрядности двоичный код преобразуется в двоично-десятичный код, а на второй ступени микросхемы К154ИД1 трансформируют двоично-десятичный код в коды управления индикаторами АЛС317А.
Рис.18
На выходе микросхемы К155ПР7, выполненной на основе ЛПМ, входной весовой код 1-2-4-8-16 преобразуется в весовой код 1-2-4-5-10-20. Например, у первой схемы слева числовой код числа 16 + 4 +2 = 22 трансформируется в код этого числа 20 + 2, поскольку, если число, код которого подан вход этой микросхемы, больше 20, 10 или 5 участие этих чисел в формировании выходного кода обязательно.
Микросхема К514ИД1 преобразует входной двоично-десятичный код в код свечения сегментов индикатора АЛС317А сигналом «1» или гашения сигналом «0».
Тема 9. Двоичные сумматоры
9.1. Одноразрядные и многоразрядные последовательные сумматоры.
Сумматор представляет собой цифровое комбинационное устройство, предназначенное для проведения арифметической операции сложения двух двоичных числовых кодов.
Суммирование многоразрядных числовых кодов может производиться суммированием всех разрядов одновременно (параллельно), учитывая возникающие при этом переносы из разряда в разряд, или поразрядным суммированием, следующим друг за другом, начиная с младшего разряда, с последовательным учетом переносов, возникающих при таком сложении.
Наиболее прост последовательный сумматор, основой которого является полный одноразрядный сумматор, реализующий логику сложения, учитывающую наличие сигнала переноса р с предшествующего разряда и формирующего, при необходимости, подобный сигнал z для суммирования последующего разряда.
Для полного одноразрядного сумматора, имеющего выход s результата суммирования и входы а и b, соответственно, для одного разряда первого числа (А) и второго числа (B), таблица истинности имеет следующий вид:
-
входы
выходы
a
b
p
s
z
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Результат суммирования одного разряда, формируемый на выходе «s», как это видно из таблицы истинности, равен «1», если на входах одноразрядного сумматора нечетное число сигналов «1». При четном числе таких сигналов s = 0.
Выходной перенос z = 1, если число сигналов «1» не менее двух.
На Рис.19а приведена схема последовательного соединения схем таких одноразрядных сумматоров для выполнения операции суммирования трехразрядных двоичных числовых кодов.
Рис.19
На Рис.19b приведена схема микросхема К155ИМ1 полного двухразрядного сумматора числа А (a0, a1) и числа В (b0,b1).
Маркировка сигналов на входах и выходах одноразрядных сумматоров на Рис.19а соответствует сложению двоичного кода «010» числа А=2 и двоичного кода «011» числа В=3, в результате которого получается двоичный код «101» числа S=5 без выходного переноса (z2 = 0).
На вход р переноса у сумматора нулевых разрядов двоичных числовых кодов подается постоянный сигнал отсутствия переноса путем заземления этого входа.
Сигнал наличия переноса из старшего разряда (на Рис.19а - это сигнал «z2») служит для анализа переполнения сумматора, происходящего при превышении разрядностью суммы разрядности сумматора.