Универсальный синхронно-асинхронный передатчик (Продолжение)
Используется для преобразования параллельной информации в последовательную и передачу ее в канал связи и наоборот.
Формат инструкции режима для синхронного режима представлен на ниже следующем рисунке.
Логические нули разрядов D0-D1 показывают, что это инструкция для синхронного режима.
Разряды D2-D3 определяют количество битов данных в кодовой посылке. Но при этом недостающие до восьми битов заполняются нулями.
Разряд D4 определяет наличие или отсутствие бита контроля по четности или нечетности в кодовой посылке.
Разряд D5 определяет контроль по четности или нечетности.
Разряд D6 определяет вид синхронизации микросхемы.
Разряд D7 определяет количество синхросимволов, которые помещаются между инструкциями режима или командами.
Перед программированием микросхемы необходимо определится с режимом работы, синхронным или синхронным. Если программируется синхронный режим, то сначала загружается инструкция, потом синхросимвол, а потом уже команда.
Команда представляет собой восьмибитное машинное слово. Значение битов в команде представлено ниже следующей таблицей.
Расстояние передачи не более 1000 м.
Разряд |
Бит |
Бит команды |
D0 |
0 |
Передача информации невозможна |
1 |
Передача возможна |
|
D1 |
1 |
Формируется сигнал запроса о готовности передатчика внешнего устройства передать данные |
D2 |
0 |
Прием информации возможен |
1 |
Прием информации невозможен |
|
D3 |
1 |
Программируется пауза |
D4 |
1 |
Будет осуществляться сброс триггеров ошибок в исходное состояние. Сброс производится как правило после исправления ошибки или повторного прием информации |
D5 |
1 |
Формируется сигнал запроса о готовности приемника внешнего устройства принять данные |
0 |
Сигнал не формируется и будет невозможно узнать о состоянии приемника по специальным сигналам запроса |
|
D6 |
1 |
Можно осуществлять программный сброс микросхемы в исходное состояние |
D7 |
1 |
Определяет поиск синхросимволов. При работе микросхемы в синхронном режиме с внутренней синхронизацией |
УСАПП может работать в пяти режимах.
- Асинхронная передача (АП)
- Асинхронный прием (АП)
- Синхронная передача (СП)
- Синхронный прием с внутренней синхронизацией (СП с внутр. синхр)
- Синхронный прием с внешней синхронизацией (СП с внеш. синхр)
Асинхронная передача начинается после того, как в микросхему загрузили инструкцию режима, команду и на входе CTS появился сигнал логического нуля, который показывает о готовности приемника внешнего устройства принять данные. В этом случае микросхема формирует кодовую посылку, которая начинается с нулевого старт-бита, содержит запрограммированное число битов данных, дополняется, если необходимо битом контроля по четности или нечетности и заканчивается единичным стоп-битом.
Асинхронный прием. Наличие логического нуля на входе RxD показывает, что поступил нулевой старт-бит. Он проверяется в середине бита вторично. И если подтверждается наличие логического нуля, то запускается счетчик битов, который считает количество битов данных, учитывает бит контроля по четности или нечетности и стоп-бит. При этом если количество битов в кодовой посылке соответствует запрограммированному числу, то кодовая посылка принимается и передается в параллельной форме ЦП.
Прием и передача информации в асинхронном режиме осуществляется одиночными посылками, тогда как в синхронном режиме передач идет массивом.
Синхронная передача. После того как в микросхему загружена инструкция режима, синхросимвол и команда на выходе TxD будет формироваться кодовая посылка, если на входе CTS будет присутствовать сигнал логического нуля. На выходе TxD сначала появляется восемь бит синхросимвола, а затем байты запрограммированного массива данных.
Синхронный прием с внутренней синхронизацией. Этот режим начинается с приема на вход RxD битов синхросимвола. Эти биты принимаются на специальный регистр приемника, и каждый бит сравнивается с содержимым регистра синхросимвола. При одинаковых значениях этих двух регистров осуществляется захват синхронизации, и с этого момента времени начинается прием байта данных. Захват синхронизации определяется наличием логической единицы на выходе SYNDET. После каждого байта данных может приниматься бит контроля по четности. В случае, если на входе RxD отсутствуют данные, то из канала связи будут приниматься биты синхросимволов.
Синхронный прием с внешней синхронизацией. В этом режиме информация по входу RxD будет приниматься по сигналам синхронизации, передаваемым по входу SYNDET от внешнего источника.