Блок интерфейсов
Для организации асинхронной работы ЦП и устройств ввода-вывода используются интерфейсы. В настоящее время известно большое число интерфейсов как параллельного, так и последовательного типов. Наибольшее применение нашли интерфейсы типа INTEL 8255A. Данная микросхема является программируемым параллельным интерфейсом с двумя 8-миразрядными и двумя 4-ехразрядными каналами. Отечественной промышленностью выпускается аналог этого интерфейса КР580ВВ55А. Та же самая микросхема, но несколько иного оформления.
Структурно данный интерфейс представлен на ниже следующем рисунке.
BD – буфер данных, который представляет собой восемь двунаправленных усилителей формирователей с тремя устойчивыми состояниями. С помощью этого блока осуществляется связь информационной шины микропроцессорной системы с внутренней шиной данных интерфейса.
СУ – схема управления. Данный блок формирует специальные управляющие сигналы, которые управляют процессом обмена данных между ЦП и интерфейсом, а также формирует внутренние управляющие сигналы для всех элементов интерфейса.
ВШД – внутренняя шина данных. Данная шина включает в себя 8 линий, которые связывают информационную шину микропроцессорной системы с устройствами ввода-вывода.
КА – канал типа А. Включает в себя 8-миразрядный регистр и восемь двунаправленных усилителей.
КС – два 4-ехразрядных канала типа С, каждый из которых содержит четырехразрядный регистр и четыре усилителя.
КВ – канал типа В. Включает в себя 8-миразрядный регистр и восемь двунаправленных усилителей.
Два четырехразрядных канала типа С могут быть объединены в один восьмиразрядный канал.
Условное графическое обозначение микросхемы представлено на ниже следующем рисунке.
D0-D7 – входы-выходы с тремя устойчивыми состояниями. Данные выводы подключаются к одноименным линия шины данных микропроцессорной системы.
CS – вход управляющего сигнала выбора микросхемы. При подаче на данный вход сигнала логической единицы все выход данной микросхемы переходят в высокоимпедансное состояние. Для того, чтобы микросхема выполняла какие-либо функции, необходимо на вход подать логический ноль. Данный вход подключается к старшему разряду шины адреса через дешифратор.
WR – вход управляющего сигнала записи информации в микросхему. При наличии на входе CS логического ноля и на входе WR логического ноля обеспечивается возможность передачи информации с линий D0-D7 в микросхему. Если же на входе WR=1 то запись осуществлена не будет.
RD – вход управляющего сигнала считывания. При наличии на входе CS=0 RD=0, то обеспечивается возможность передачи информации с любого внутреннего регистра микросхемы на выводы D0-D7.
A0, A1 – это входы для адресации внутренних регистров. Данные входы подключаются к одноименным линиям шины адреса микропроцессорной системы.
A0 |
A1 |
Канал |
0 |
0 |
А |
0 |
1 |
В |
1 |
0 |
С |
Ucc – питание +5 В.
GND – заземление.
BA0-BA7 – входы-выходы канала A, которые используются для подключения восьмиразрядных внешних устройств.
BВ0-BВ7 – входы-выходы канала В, которые используются для подключения восьмиразрядных внешних устройств.
BС0-BС7 – входы-выходы канала С, которые используются для подключения восьмиразрядных внешних устройств.
Микросхема может работать в трех режимах, а именно в «0», «1» и «2».
В «0» режиме осуществляется синхронная программно-управляемая передача данных по любому каналу. В исходном состоянии, которое устанавливается подачей единичного сигнала на вход SR, все каналы настраиваются на прием информации в нулевом режиме. SR – вход установки микросхемы в исходное состояние.
В «1» режиме передачу и прием данных можно осуществлять только по каналам А и В по специальному стробирующему сигналу, при этом канал С используется для формирования соответствующих сигналов.
В режиме «2» информация может передаваться только по двунаправленному каналу А по квитирующему сигналу, а сигнал С используется пяти управляющих сигналов.
Режим работы интерфейса задается программным путем. Для этого из ЦП в микросхему загружается управляющее слово.
Формат управляющего слова представлен на ниже следующем рисунке.
D7 – определяет особенность программирования микросхемы, если в данном разряде логическая единица, то это означает, что в данном случае установлена команда для программирования микросхемы.
D5-D6 – устанавливают режим работы канала А. В зависимости от того, что записано программистом, то и записывают в слово.
D4 – определяет направление передачи информации по каналу А.
D3 - определяет направление передачи информации по старшим разрядам канала С.
D2 – определяет режим работы канала В.
D1 - определяет направление передачи информации по каналу В.
D0 - определяет направление передачи информации по младшим разрядам канала С.
С помощью специальной команды можно осуществить установку или сброс отдельных разрядов канала С. Признаком этой команды является логический ноль в разряде D7.
Формат этой команды показан на ниже следующем рисунке.
Разряды D1, D2, D3 - указывают разряд.
Разряды D6, D5, D4 - не имеют значения.
Разряд D0 – определяет установку или сброс.
D7 - определяет слово.
Для работы интерфейса в 1 режиме по каналу C формируются следующие управляющие сигналы.
В режиме приема:
Входной управляющий сигнал строб-приема STB – это входной сигнал формируемый внешним устройством, который показывает, что внешнее устройство готово выставить данные интерфейсу.
Подтверждение приема – IBF – выходной сигнал, формируемый интерфейсом, который показывает, что интерфейс принял информацию.
Запрос прерывания – INT – это выходной сигнал интерфейса, который показывает ЦП, что принял данные из внешнего устройства и готов передать их ЦП.
Формат интерфейса в режиме приема представлен на ниже следующем рисунке.
В «1» режиме вывода информации используются следующие управляющие сигналы:
STB – строб-выдачи – это выходной сигнал, показывающий внешнему устройству, что интерфейс готов выставить информацию.
OBF – строб-выдачи – это входной сигнал, формируемый внешним устройством, который показывает, что внешнее устройство приняло байт данных.
INT – подтверждение прерывания – это выходной сигнал, формируемый интерфейсом для ЦП, который показывает, что байт данных передан внешнему устройству и готов принять следующий байт.
ЛЕКЦИЯ №12