
- •Утверждено редакционно‑издательским советом университета в качестве учебного пособия
- •Список сокращений
- •2. Каналы двустороннего действия
- •3. Линейное разделение сигналов
- •4. Мультиплексирование и демультиплексирование сигналов
- •5. Линейный тракт
- •6. Преобразование спектров сигналов в аналоговых системах передачи
- •7. Дискретизация аналоговых сигналов во времени в цифровых системах передачи
- •8. Шумы квантования в аналоговых каналах цифровых систем передачи
- •9. Кодирование информационных сигналов в цифровых системах передачи с икм
- •10. Передача цифровых сигналов по цифровым каналам
- •11. Коды в цифровых линиях
- •12. Цифровые линейные тракты
- •13. Архитектура и ассоциации слоев телекоммуникационных транспортных сетей
- •14. Структура мультиплексирования в сетях синхронной цифровой иерархии
- •15. Функции телекоммуникационных транспортныхсетей
- •Кодеки информационных сигналов в цифровых системах передачи с икм
- •А. 2. Кодеки сигналов стандартных групп каналов
- •Циклы цифровых сигналов в сети плезиохронных цифровых иерархий
- •97 728 Кбит/с (32 064 кбит/с × 3) в соответствии с Рекомендацией мсэ‑т g.752.
- •Кодирование в цифровых линиях с. 1. Трехуровневые коды
- •Алфавитный код 4в3т
- •С. 2. Двухуровневые коды вида 1в2в:
- •С. 3. Алфавитные коды вида mВnВ
- •С. 4. Коды вида mВ1с
- •С. 5. Коды вида mВ1р
- •Аналитические выражения для расчета параметров линейных трактов
- •Параметры линейных трактов
- •Литература
- •Содержание
15. Функции телекоммуникационных транспортныхсетей
Задача 1. Известны сигналы в интерфейсах цифровых сетей.
Привести для заданного сигнала параметры цифровых интерфейсов: стандартные скорости передачи с допустимыми отклонениями от номинальных значений; интерфейсные коды, их алгоритмы, фрагмент кодирования двоичного сигнала.
Оценить вероятность появления символов одного знака и количество последовательных символов одного знака в цифровом сигнале.
Рассчитать избыточность кода.
Номер варианта |
Сигнал |
Номер варианта |
Сигнал |
01 |
Е0 (сигнал в ОЦК), противонаправленный. интерфейс |
11 |
Е0(сигнал в ОЦК), сонаправленный интерфейс |
02 |
Е11 |
12 |
STM‑64 |
03 |
Е12, симметричная пара |
13 |
97 728 кбит/с |
04 |
Е21, симметричная пара |
14 |
Е21, коаксиальная пара |
05 |
Е22 |
15 |
STM‑16 |
06 |
Е31 |
16 |
STM‑1, коаксиальная пара |
07 |
Е0 (сигнал в ОЦК), интерфейс с центральным генератором |
17 |
STM‑1, оптическое волокно |
08 |
Е4 |
18 |
Е12, коаксиальная пара |
09 |
Е21, коаксиальная пара |
19 |
Е32 |
10 |
STM‑4 |
20 |
Е12, симметричная пара |
Задача 2. Определить байтовые позиции начала и конца цикла VC‑4 в цикле STM‑N, если в указателе административного блока была произведена инверсия пяти символов в битах 7 и 8 байта Н1 и в байте Н2.
Первоначальное значение указателя известно (задано в натуральном арифметическом коде).
Номер варианта |
STM‑N |
Первоначальное значение указателя |
Инверсия пяти битов |
01 |
STM‑1 |
00 00001011 |
I |
02 |
STM‑4 |
00 00010001 |
I |
03 |
STM‑16 |
00 00100001 |
I |
04 |
STM‑64 |
00 00001111 |
I |
05 |
STM‑256 |
00 00000110 |
I |
06 |
STM‑1 |
00 00000111 |
D |
07 |
STM‑4 |
00 10000000 |
D |
08 |
STM‑16 |
00 00000001 |
D |
09 |
STM‑64 |
00 00000101 |
D |
10 |
STM‑256 |
00 00101000 |
D |
Задача 3. Определить байтовые позиции начала и конца цикла виртуального контейнера низкого порядка VC‑n в цикле виртуального контейнера высокого порядка, если в указателе трибутивного блока была произведена инверсия пяти символов в битах 7 и 8 байта V1 и в байте V2.
Первоначальное значение указателя известно (задано в натуральном арифметическом коде).
Номер варианта |
Виртуальный контейнер низкого порядка |
Виртуальный контейнер высокого порядка |
Первоначальное значение указателя |
Инверсия пяти битов |
01 |
VC‑11 |
VC‑4 |
00 00001111 |
I |
02 |
VC‑12 |
VC‑4 |
00 00000101 |
I |
03 |
VC‑12 |
VC‑3 |
00 00001000 |
I |
04 |
VC‑2 |
VC‑4 |
00 00001100 |
I |
05 |
VC‑3 |
VC‑4 |
00 00001001 |
I |
06 |
VC‑11 |
VC‑4 |
00 00000111 |
D |
07 |
VC‑12 |
VC‑4 |
00 00000011 |
D |
08 |
VC‑12 |
VC‑3 |
00 00001011 |
D |
09 |
VC‑2 |
VC‑4 |
00 00000100 |
D |
10 |
VC‑3 |
VC‑4 |
00 11000000 |
D |
Задача 4. На сколько изменится информационная скорость передачи в агрегатном потоке STM‑N относительно номинальной информационной при выполнении максимальной (отрицательной или положительной) цифровой коррекции с управляемыми вставками в процессе асинхронного побитового ввода одного из заданных компонентных потоков в виртуальный контейнер низкого порядка.
Привести общее количество и структуру сигналов управления цифровой коррекцией.
Номер варианта |
Компонентный сигнал |
Уровень STM
|
Виртуальный контейнер низкого порядка |
Виртуальный контейнер высокого порядка |
Макс. цифровая коррекция |
01 |
Е11 |
STM‑4 |
VC‑11 |
VC‑4 |
Отрицательная |
02 |
Е12 |
STM‑64 |
VC‑12 |
VC‑4 |
Отрицательная |
03 |
Е2 |
STM‑16 |
VC‑2 |
VC‑4 |
Отрицательная |
04 |
Е31 |
STM‑1 |
VC‑3 |
VC‑4 |
Положительная |
05 |
Е32 |
STM‑64 |
VC‑3 |
VC‑4 |
Отрицательная |
06 |
Е11 |
STM‑64 |
VC‑11 |
VC‑3 |
Положительная |
07 |
Е12 |
STM‑4 |
VC‑12 |
VC‑3 |
Положительная |
08 |
Е2 |
STM‑4 |
VC‑2 |
VC‑3 |
Положительная |
09 |
Е4 |
STM‑16 |
– |
VC‑4 |
Отрицательная |
10 |
Е4 |
STN‑1 |
– |
VC‑4 |
Положительная |
11 |
Е11 |
STM‑4 |
VC‑11 |
VC‑3 |
Отрицательная |
12 |
Е12 |
STM‑4 |
VC‑12 |
VC‑3 |
Отрицательная |
13 |
Е2 |
STM‑16 |
VC‑2 |
VC‑3 |
Отрицательная |
14 |
Е31 |
STM‑4 |
VC‑3 |
VC‑4 |
Отрицательная |
15 |
Е32 |
STM‑4 |
VC‑3 |
VC‑4 |
Положительная |
16 |
Е11 |
STM‑16 |
VC‑11 |
VC‑4 |
Положительная |
17 |
Е12 |
STM‑1 |
VC‑12 |
VC‑4 |
Положительная |
18 |
Е2 |
STM‑4 |
VC‑2 |
VC‑4 |
Положительная |
Задача 5. Известна топология цифровой сети синхронной цифровой иерархии. Известны компонентные потоки. В мультиплексорах в качестве виртуальных контейнеров высокого порядка используются
VC‑4.
Какие функции соединения используются в сетевых слоях трактов виртуальных контейнеров заданной сети.
Номер варианта |
Компонентные сигналы |
Топология сети |
01 |
Е11 |
«точка – точка» |
02 |
Е12 |
«кольцо» |
03 |
Е2 |
«линейная цепь с функциями ввода/вывода» |
04 |
Е31 |
«точка – точка» |
05 |
Е32 |
«кольцо» |
06 |
Е11 |
«линейная цепь с функциями ввода/вывода» |
07 |
Е12 |
«точка – точка» |
08 |
Е2 |
«кольцо» |
09 |
Е4 |
«линейная цепь с функциями ввода/вывода» |
10 |
Е4 |
«кольцо» |
Задача 6. Для индивидуальной матрицы соединений известно число наборов портов и номер контрольной точки СР или ТСР одного порта. Указать номера контрольных точек СР или ТСР всех портов, с которыми возможны соединения данной контрольной точки.
Номер варианта |
Число портов |
Номер контрольной точки СР или ТСР порта Х |
Порт Х |
01 |
1 |
5 |
А |
02 |
2 |
6 |
А |
03 |
3 |
7 |
А |
04 |
4 |
8 |
А |
05 |
4 |
9 |
D |
06 |
3 |
9 |
В |
07 |
3 |
8 |
С |
08 |
2 |
7 |
В |
09 |
4 |
6 |
В |
10 |
4 |
5 |
С |
Задача
7. Рассчитать
через сколько циклов будет произведено
цифровое выравнивание по прямой линии
тракта VC‑n,
если частота записи отличается от
частоты считывания на
.
Какое значение будет иметь указатель
(PTR)
после процедуры выравнивания, если
известно его двоичное представление
до выравнивания. Указать байтовые
позиции цикла виртуального контейнера
в трибутивном/административном блоке
за три цикла (до выравнивания, в процессе
выравнивания и после выравнивания).
Номер варианта |
, ppm. |
Уровень VC‑n |
Значение PTR до выравнивания |
01 |
+0,0001 |
VC‑12 |
0000011101 |
02 |
–0,0005 |
VC‑2 |
0000000011 |
03 |
–0,0004 |
VC‑31 |
0000001110 |
04 |
+0,0006 |
VC‑4 |
0001100110 |
05 |
–0,0008 |
VC‑11 |
0000001101 |
06 |
+00009 |
VC‑32 |
0000100111 |
07 |
–0,0003 |
VC‑4 |
0000110110 |
08 |
–0,0002 |
VC‑12 |
0000000110 |
09 |
+0,0005 |
VC‑11 |
0000001011 |
10 |
–0,0007 |
VC‑4 |
0000011011 |
ПРИЛОЖЕНИЕ А