Послідовність виконання роботи.
Запустити програму Electronics Workbench. Відкрити файл ПЗУ.ewb
Використовуючи схему, проведіть моделювання процесу програмування ПЗП з перемичками, що перепалюються, рис.1. Ознайомитися зі схемою.
3. Зміст звіту.
Назва і мета роботи.
Короткі теоретичні відомості.
Висновки.
4. Контрольні питання.
1. Які існують типи ПЗП і де вони використовуються?
2. Що таке BIOS для комп'ютера, відеоконтролера, накопичувача на твердому магнітному диску (вінчестера) і інших периферійних пристроїв?
3. Які типи ПЗП використовуються для збереження програм BIOS?
Лабораторна робота №15
Тема: “Пристрій вводу - вивовду для IBM PC”
Мета: Ознайомитись з методами побудови пристроїв спряження ЕОМ з зовнішніми пристроями.
Використання мікропроцесорної техніки в системах автоматичного керування в першу чергу зв'язано з організацією вводу - вивовду . Одним з найбільш розповсюджених способів вводу - вивовду є програмно-керований, при якому сполучення із системною шиною керуючої ЕОМ здійснюється набором апаратних засобів, що забезпечують селекцію пристроїв вводу - вивовду (ПВВ) і двосторонній обмін інформацією цих пристроїв з керуючої ЕОМ. У популярному персональному комп'ютері (ПК) фірми IBM в адресному просторі введення-висновку зарезервовано 32 адреси (від ЗООН до 31FH) для можливості їхнього використання при проведенні різних експериментів по застосуванню ПК у якості керуючої ЕОМ. Для таких цілей різними фірмами, включаючи і фірму IBM , виготовляються так називані макетні плати з роз’эмами типу ISA , конструкція яких дозволяє розміщати на ній ІМС із різною кількістю виводів і потім з'єднувати їх монтажними провідниками. Деякі плати містять буферні елементи, селектори адреси і шинні формирователи.
Схема пристрою вводу - вивовду , що дозволяє організувати двосторонній зв'язок з 32-розрядним ПВВ, приведена на рис. 1 . Схема трохи змінена, оскільки в бібліотеці програми EWB відсутня мікросхема шинного формувача 74245, замінена подсхемою із двох ІМС 74244 (позначена під номером 72245), у результаті чого змінена і схема керування (логічні елементи U1, U2). Друга відмінність полягає в заміні двох ІМС 74244, використовуваних в оригіналі як односпрямовані буфери, на одиночні буферні елементи U3...U17, що викликано вкрай невдалим розташуванням виводів ІМС 74244. Цей недолік узагалі характерний для всіх цифрових ІМС із бібліотеки EWB. Досить глянути на дешифратори U23, U24 (вітчизняні аналоги K133ИДЗ, K1533ИДЗ і т.п.), де входи А, У, З, D, Gl, G2 розташовані з правої сторони, тоді як загальноприйнято розташовувати їх ліворуч. В інших ІМС входи і виходи розташовуються упереміж по обидва боки (у тому числі й у 74244). Третя відмінність полягає в заміні 8-розрядного компаратора 74688, відсутнього в бібліотеці EWB, на комбінацію логічних елементів U20, U21, U22.
Рис. 1 Пристрій вводу-виводу для ЕОМ
Рис. 2 Внутрішня схема ІС 72245
Схема субблока 72245 показана на рис.2. Підсхема 72245 може бути виконана також на буферних елементах із трьома станами .
Призначення сигналів системної шини IBM PC наступне:
IOW\ IOR' — сигнали запису і читання з активним низьким рівнем для висновку і введення при обміні з УВВ;
АТ...А9 — сигнали адресної шини;
DO...D7 — сигнали шини даних (у підсхемі 72245). Під час циклу запису в ПВВ мікропроцесор видає ці сигнали перед сигналом IOW', під час циклу читання порт уведення повинний забезпечити видачу сигналів на шину даних перед сигналом IOR';
AEN — сигнал дозволу вибору адреси, виробляється контролером прямого доступу до пам'яті (ПДП) материнської плати IBM PC; протягом циклу ПДП звертання до портів уведення-висновку заборонено, оскільки в цей час можлива активізація сигналів IOW, IOR';
CLOCK (OSC) — системний тактовий сигнал синхронізації, використовується по необхідності;
RESET — сигнал установки усіх функціональних вузлів системи у вихідний стан після включення чи харчування натискання кнопки Reset на системному блоці; синхронізується імпульсом OSC.
Після передачі цих сигналів через буферні елементи до їхнього імені додається префікс У, тобто BIOW...BDO...BRESET. Сигнал IOA' — дозвіл вибору адреси порту УВВ — формується адресним селектором на ИМС U20, U21, U22 при стані сигналу, що дозволяє, AEN, для якого активним є низький рівень сигналу.
На виходах О...15 дешифраторів U23, U24 формуються адресні сигнали 32 портів уведення-висновку (від ЗООН до 31FH) з активним низьким рівнем.
Для індикації стану виходів у найпростішому випадку може бути використаний светодиод IND (на схемі підключений тільки до одного виходу). Входи дешифраторів Gl, G2 що дозволяють, при подачі на них сигналів низького рівня (логічного нуля) дозволяється формування сигналу на виході дешифратора, обумовленого двоичным кодом на адресних входах А, У, З, D.
Робота
з ПВВ на мал. 9.28 дозволяє ознайомитися
з апаратними засобами програмного
введення-висновку і відробити навички
по діагностиці і локалізації несправностей
цифрових систем керування. Приведемо
зразковий перелік таких робіт. 1.
Дослідження ланцюга формування сигналу
IOA' і виявлення (локалізація) наявної
помилки. Для цього на робоче поле програми
помістите іконку логічного перетворювача
і до його входів А, В... підключите сигнали
А5...А9, AEN відповідно, а до виходу OUT —
сигнал IOA' (вихід мікросхеми U22). Потім
подвійним щигликом миші розгорніть
логічний перетворювач, послідовним
натисканням кнопок 
одержите таблицю істинності і булево вираження. Після цього проаналізуйте таблицю істинності, виділивши двоичную комбінацію, при якій ІОА'=0 (стовпчик OUT), а в булевом вираженні — доданок, що відповідає цієї комбінації. При цьому необхідно врахувати, що А=А5, B=A6...F=AEN. Знайдіть помилку в схемі і виправте її (підказка — потрібно замінити буферний елемент для одного із сигналів).
2. Дослідження ланцюгів формування адрес ПВВ. У правий верхній кут робочого поля програми помістіть іконку генератора слова і з'єднаєте його вихідні клеми-індикатори, починаючи з правого молодшого розряду, із входами АТ...А7. Проаналізуйте адресний простір у діапазоні ЗООН...31FH і установите необхідне значення сигналів на входах А8, А9 і AEN, після чого підключите до них елементи чи заземлення джерело +5V з бібліотеки Passive, що імітують джерела логічного нуля й одиниці відповідно. Після цього на екрані генератора наберіть кілька чередующихся комбінацій двоичных кодів, що відповідають адресі 316Н, і в покроковому режимі, натискаючи' клавішу STEP, перевірте факт формування низького активного рівня на ви-1 ході дешифратора U24, до якого підключений індикатор IND; при правильно обраній двоичной комбінації його світіння припиняється. Аналогічним образом перевіряються всі інші виходи дешифраторів.
Підкажемо, що для визначення стану сигналів на адресних входах А5...А9 у діапазоні адрес 300H...31FH необхідно перетворити їх шестнадца-теричный код у двоичный, заміняючи кожну цифру тетрадой з вагою розрядів 8-4-2-1, тобто ЗООН=0011 0000 0000, 31FH=0011 0001 1111, відкіля видно, що в зазначеному діапазоні адрес A9=A8=1 і А7=А6=А5=0 (відлік адрес починається з молодшого, нульового розряду). Отже, до входів А8, А9 потрібно підключити джерело сигналу логічної одиниці (+5V), а до входів А5, А6, А7 — заземлення.
3. Дослідження ланцюгів керування шинним формирователем 72245. Для перевірки правильності функціонування цього вузла до входів АТ...А9 підключите джерела сигналів логічного нуля і логічної одиниці в комбінації, що відповідає адресі 316Н, а вхід AEN заземлите, якщо не була виправлена помилка в п. 1. При правильній комутації після включення джерела харчування індикатор IND повинний згаснути. Для керування входами IOR', IOW скористайтеся джерелом напруги з заданим внутрішнім опором з бібліотеки Passive і перемикачем з бібліотеки Control, керованого клавішею R (read — читати). Для джерела харчування необхідно правильно вибрати його ЭДС і внутрішній опір з урахуванням параметрів ІМС серії 155.
Підкажемо, що схема імітації сигналів IOR'и IOW показана на рис..3. У показаному на ньому положенні перемикача формується сигнал запису (читання заборонене, оскільки на вході IOR' — сигнал логічної одиниці, що забороняє такий режим). При натисканні на клавішу R формується сигнал читання з ПВВ, підключеному за адресою 316Н, при цьому запис заборонений за зазначеними вище причинами.
Рис. 3 Схема імітації сигналів читання – запису IOR'и IOW
ЭДС джерела напруги для ІМС серії 155 вибирається рівної 5 В, а його внутрішній опір зразково рівним вихідному опору базового елемента серії 155.
З рис. 2 видно, що входи керування G1' шинного формирователя 72245 (дозвіл запису в УВВ) і G2' (дозвіл читання з ПВВ) підключені до виходів двухвходовых логічних ЧИ елементів U1 і U2 відповідно, які в реалізують функції двухвходовых елементів И для активних інверсних сигналів на входах, тобто
Для перевірки режиму запису до входів DO...D7 формирователя 72245 підключите генератор слова, а до двох його виходів, наприклад BDO і BD7, індикатори з бібліотеки Indie. Задаючи відповідні комбінації восьмиразрядного коду на вході, на обраних виходах будемо спостерігати передачу сигналів через шинний формирователь на УВВ, підключеному за адресою 316Н..Для перевірки режиму читання з ПВВ генератор слова й індикатори міняються місцями, а перемикач R у схемі на рис. 3 переводиться в режим формування сигналу IOR\
Якщо одне ПВВ працює тільки на прийом інформації (наприклад, індикаторний пристрій), а друге — тільки на передачу (наприклад, опитування датчика), то вони можуть бути підключені до однієї адреси, тобто до одного виходу дешифратора U23 чи U24, за допомогою схеми на рис.4, у якій розщеплення адреси виробляється за рахунок селекції сигналами читання-запис. Чи елементи U25, U26 працюють аналогічно U1, U2. На рис.4 ADRi' — адресний сигнал з дешифратора U23 чи U24, ADRRi' — адресний сигнал тільки передавального УВВ, ADRWi' — тільки приймаючого.
Рис. 4 Схема розподілення одного адреса на два.
Описані вище сигнали системної шини IBM PC відносяться до першої моделі цих комп'ютерів — IBM PC XT. Архітектура системної шини такого комп'ютера називалася XT BUS і в даний час є складовою частиною більш зроблених архітектурних рішень. Оскільки IBM PC власне кажучи є мікроэвм, яку можна використовувати в мікропроцесорних системах керування, представляється доцільним привести короткі зведення по існуючим архітектурних рішеннях організації внутрішнього інтерфейсу цих микроэвм, опису яких запозичені з огляду [22], розповсюджуваного по FIDO fileecho XHRDDOCS під ім'ям emhwfaqs.zip.
XT-Bus — шина архітектури XT — перша в сімействі IBM PC. Відносно проста, підтримує обмін 8-розрядними даними усередині 20-розрядного (1 Мбайт) адресного простору (позначається як "розрядність 8/20"), працює на частоті 4,77 Мгц. Конструктивно — 62-контактне рознімання (слот).
ISA (Industry Standard Architecture — архітектура промислового стандарту) — основна шина PC AT (інша назва — AT-Bus). Є розширенням XT-Bus, розрядність — 16/24 (16 Мбайт), тактова частота — 8 Мгц, гранична пропускна здатність — 5,55 Мбайт/с. Поділ IRQ (апаратні переривання) неможливо. Допускається нестандартна організація Bus Mastering (УВВ із можливістю автономного керування системною шиною мікропроцесорної системи), але для цього потрібний запрограмований 16-розрядний канал DMA (прямої доступ до пам'яті). Конструктив — 62-контактне рознімання XT-Bus із прилягаючим до нього 36-контактним розніманням розширення.
EISA (Enhanced ISA — розширена ISA) — функціональне і конструктивне розширення ISA. Зовні рознімання мають такий же вид, як і для ISA, і в них можуть уставлятися плати ISA, але в глибині роз’єум знаходяться додаткові ряди контактів EISA, причому плати EISA мають більш високу ножову частину роз’єму з додатковими рядами контактів. Розрядність — 32/32 (адресний простір — 4 Гбайт), працює на частоті 8 Мгц. Гранична пропускна здатність — 32 Мбайт/с. Підтримує Bus Mastering — режим керування шиною з боку кожного з пристроїв на шині, має систему арбітражу для керування доступом пристроїв до шини, дозволяє автоматично набудовувати параметри пристроїв, можливий поділ каналів IRQ і DMA.
МСА (Micro Channel Architecture — мікроканальна архітектура) — шина комп'ютерів PS/2 фірми IBM. He сумісна з жодною іншою шиною, розрядність — 32/32, (базова — 8/24, інші — як розширення). Підтримує Bus Mastering, має арбітраж і автоматичну конфігурацію, синхронна (жорстко фіксована) тривалість циклу обміну, гранична пропускна здатність — 40 Мбайт/с. Конструктив — 1...3-секційне рознімання (такий же, як у VLB). Перша, основна, секція — 8-розрядна (90 контактів), друга — 16-розрядне розширення (22 контакту), третя — 32-розрядне розширення (52 контакту). В основній секції передбачені лінії для передачі звукових сигналів. Додатково поруч з одним з рознімань може встановлюватися рознімання відеорозширення (20 контактів). EISA і МСА багато в чому ідентичні, поява EISA обумовлена власністю IBM на архітектуру МСА.
VLB (VESA Local Bus — локальна шина стандарту VESA) — 32-розрядне доповнення до шини ISA. Конструктивно являє собою додаткове рознімання (116-контактний, як у МСА) до рознімання ISA. Розрядність — 32/32, тактова частота — 25...50 Мгц, гранична швидкість обміну — 130 Мбайт/з; виконана у виді розширення локальної шини процесора — більшість вхідних і вихідних сигналів процесора передаються безпосередньо VLB-платам без проміжної буферизации. Через це зростає навантаження на вихідні каскади процесора, погіршується якість сигналів на локальній шині і знижується надійність обміну по ній. Тому VLB має тверде обмеження на кількість установлюваних пристроїв:
при частоті на шині 33 Мгц — три, 40 Мгц — два, 50 Мгц — одне, причому бажано — інтегроване (убудоване) у системну плату (звичайно контролери портів і дисків).
PCI (Peripheral Component Interconnect — з'єднання зовнішніх компонентів) — розвиток VLB з наближенням до EISA/MCA. Не сумісна ні з якими іншими, розрядність — 32/32 (розширений варіант — 64/64), тактова частота — до 33 Мгц (PCI 2.1 — до 66 Мгц), пропускна здатність — до 132 Мбайт/з (264 Мбайт/із для 32/32 на 66 Мгц і 528 Мбайт/із для 64/64 на 66 Мгц), підтримка Bus Mastering і автоконфигурации. Кількість рознімань шини на одному сегменті обмежено чотирма. Сегментів може бути трохи, вони з'єднуються один з одним за допомогою мостів (bridge). Сегменти можуть поєднуватися в різні топології (дерево, зірка і т.п.). В даний час сама популярна шина, використовується також на інших комп'ютерах. Роз’єм схожий на MCA/VLB, але трохи довший (124 контакту). 64-розрядне роз’єм має додаткову 64-контактну секцію з власним ключем. Усі роз’єми і карти до них поділяються на підтримуючі рівні напруги живлення 5 В, 3,3 В и універсальні; перші два типи повинні відповідати один одному, універсальні карти вставляються в будь-яке рознімання.
Існує також розширення MediaBus, уведене фірмою Asustek і утримуюче додаткове рознімання із сигналами шини ISA.
PCMCIA (Personal Computer Memory Card International Association — асоціація виробників плат пам'яті для персональних комп'ютерів) — зовнішня шина комп'ютерів класу NoteBook. Інша назва модуля PCMCIA — PC Card. Гранично проста, розрядність — 16/26 (адресний простір — 64 Мбайт), підтримує автоконфигурацию, можливі підключення і відключення пристроїв у процесі роботи комп'ютера. Конструктив — мініатюрне 68-контактне рознімання. Контакти харчування зроблені більш довгими, що дозволяє вставляти і виймати карту при включеному харчуванні комп'ютера. Апаратне забезпечення внутрішнього інтерфейсу виконується за допомогою набору мікросхем — чипсетов.
Chip Set — набір мікросхем (чипсет). Це одна чи кілька мікросхем, спеціально розроблених для "обв'язки" мікропроцесора. Вони містять у собі контролери переривань, прямого доступу до пам'яті, таймери, систему керування пам'яттю і шиною — усі ті компоненти, що в оригінальної IBM PC зібрані на окремих мікросхемах. Звичайно в одну з мікросхем набору входять також годинник реального часу з CMOS-пам'яттю й іноді'— контролер клавіатури, однак ці блоки можуть бути присутнім і у виді окремих чипов. В останніх розробках до складу наборів мікросхем для інтегрованих плат стали включатися і контролери зовнішніх пристроїв.
Зовні мікросхеми чипсета виглядають, як найбільші після процесора, з кількістю висновків від декількох десятків до двох сотень. Назва набору звичайно походить від маркірування основної мікросхеми: OPT1495SLC, S1S471, UMC491, 182C437VX і т.п. При цьому використовується тільки код мікросхеми усередині серії: наприклад, повне найменування S1S471 — Si85C471. В останніх розробках використовуються і власні імена; у ряді випадків ця фірмова назва (Neptun, Mercury, Triton, Viper) або власне маркірування чипов третіх фірм (ExpertChip, PC Chips).
Тип набору в основному визначає функціональні можливості плати: типи підтримуваних процесорів, структура/обсяг кэша, можливі сполучення типів і обсягів модулів пам'яті, підтримка режимів енергозбереження, можливість програмного настроювання параметрів і т.п. На тому самому наборі може випускатися кілька моделей системних (материнських) плат, від найпростіших до досить складних з інтегрованими контролерами портів, дисків, відео і т.п.
Контрольні питання і завдання
1. Чи можна розглядати дисковод гнучких дисків (дискет) як пристрій вводу - виводу? Чи можна маніпулятор миша і клавіатуру також віднести до таких пристроїв?
2. Що такий адресний простір комп'ютера, як воно розподіляється в персональному комп'ютері типу IBM PC XT?
3. Яка роль шинного формувача в розглянутому ПВВ? Розробіть підсхему шинного формувача базі бібліотечного елемента з трьома станами .
4. Які сигнали керування системної шини є основними для схеми ПВВ на рис. 1?
5. Запустите програму Electronics Workbench. Відкрити файл io_ibmpc.ewb. Проведіть усі рекомендовані дослідження для УВВ на рис.1.
6. З огляду на прагнення розробників IBM PC забезпечити їхня сумісність знизу нагору, чи можна стверджувати, що розглянуте УВВ буде працювати в останніх модифікаціях комп'ютерів?
7. Шини якого типу використовуються в останніх модифікаціях IBM PC?