1. Короткі теоретичні відомості.

Оперативно запам'ятовуючий пристрій (ОЗП) - є невід'ємною частиною мікропроцесорних систем різного призначення. ОЗП поділяються на два класи: статичні і динамічні. У статичних ОЗП запам'ятовування інформації виробляється на тригерах, а в динамічних — на конденсаторах ємністю порядку 0,5 пф. Тривалість збереження інформації в статичних ОЗП не обмежена, тоді як у динамічних вона обмежена часом саморозряду конденсатора, що вимагає спеціальних засобів регенерації і додаткових витрат часу на цей процес.

Конструктивно будь-яке ОЗП складається з двох блоків — матриці запам'ятовуючих елементів і дешифратора адреси. По технологічних розуміннях матриця найчастіше має двокоординатну дешифрацію адреси — по рядках і стовпцям. На рис.1 показана матриця 16-бітного статичного ОЗП.

Рис.1

Матриця складається з 16 комірок пам'яті mem_і, схема якої наведена на рис.2.

Рис.2

Кожна комірка пам'яті адресується по входах X, Y шляхом вибору дешифраторами адресних ліній по рядках Ахо...Ахз і по стовпцях Ауо...Ауз (див. рис. 1) і подачі по обраних лініях сигналу логічної одиниці. При цьому в обраній комірці пам'яті спрацьовує двовходовий елемент И (U1), підготовляючи ланцюги зчитування-запису інформації на вхідних DIO...DI3 чи вихідних DOO...D03 розрядних шинах. Сигналом, що дозволяє, для видачі адреси є CS (chip select — вибір кристала), що подається на вхід дозволу лічильника адреси (Addr_cnt) чи такий же вхід дешифраторів, підключених до виходів лічильника.

При записі в комірку пам'яті (див. рис.2) на відповідній розрядній шині встановлюється 1 чи 0, на вході WR/RD' установлюється сигнал 1 і після стробувания чи лічильника дешифраторів адреси сигналом CS спрацьовують елементи 2И U1, U2. Позитивний перепад сигналу з елемента U2 надходить на тактовий вхід D-тригера U4, у результаті чого в ньому записується 1 чи 0 у залежності від рівня сигналу на його D-вході.

При читанні з комірки пам'яті на вході WR/RD' установлюється 0, при цьому спрацьовують елементи U1, U3, U5 і на вхід ДОЗВІЛ ВИХОДУ буферного елемента U6 надходить сигнал, що дозволяє, у результаті чого сигнал з Q-виходу D-тригера передається на розрядну шину DOO...D03.

Сучасні запам'ятовуючі пристрої статичного типу відрізняються високою швидкодією й у мікропроцесорних системах використовуються обмежено через порівняно високу вартість. У таких системах вони використовуються тільки як так називану кеш-пам'ять. Cache (запас) позначає швидкодіючу буферну пам'ять між процесором і основною пам'яттю, що служить для часткової компенсації різниці у швидкості процесора й основної пам'яті — у неї заносяться найбільше часто використовувані дані. Коли процесор перший раз звертається до комірки пам'яті, її вміст рівнобіжний копіюється в кеш, і у випадку повторного звертання може бути з набагато більшою швидкістю з її витягнуто. При записі в пам'ять інформація попадає в кеш і одночасно копіюється в пам'ять (схема Write Through — прямий чи наскрізний запис) чи копіюється через якийсь час (схема Write Back — зворотний запис). При зворотному записі, називаної також буферизованим наскрізним записом, інформація копіюється в пам'ять у першому ж вільному такті, а при відкладеній (Delayed Write) — коли для приміщення в кеш нового значення не виявляється вільної області; при цьому в основне ОЗП витісняються порівняно рідко використовувані дані. Друга схема більш ефективна, але і більш складна за рахунок необхідності підтримки відповідності вмісту кеша й основної пам'яті.

Кеш-пам'ять складається з області даних, розбитої на блоки (рядка), що є елементарними одиницями інформації при роботі кеша, і області ознак (tag), що описує стан рядків (вільна, зайнята, позначена для дозапису і т.п.). В основному використовуються дві схеми організації кеша: із прямим відображенням (direct mapped), коли кожна адреса пам'яті може кешируватися тільки одним рядком (у цьому випадку номер рядка визначається молодшими розрядами адреси), і га-зв'язний асоціативний (ra-way associative), коли кожна адреса може кешироватися декількома рядками. Асоціативний кеш більш складний, однак дозволяє більш гнучко кешировать дані; найбільш поширені чотирьохсвязні системи кеширования.

Мікропроцесори 486 і вище мають також внутрішній (Internal) кеш обсягом 8...16 Кбайт. Він також позначається як Primary (первинний) чи LI (Level I — перший рівень) на відміну від зовнішнього (External), розташованого на платі і що позначається Secondary (вторинний) чи L2. У більшості процесорів внутрішній кеш працює за схемою з прямим записом, а в 486 (процесор Intel P24D і останні DX4-100, AMD DX4-120, 5х86) і Pentium він може працювати і з відкладеним записом. Останнє вимагає спеціальної підтримки з боку системної плати, щоб при обміні по DMA (пряме звертання до пам'яті пристроїв уведення-висновку) можна було підтримувати погодженість даних у пам'яті і внутрішньому кеші. Процесори Pentium Pro мають також вбудований кеш другого рівня обсягом 256 чи 512 Кбайт.

У мікропроцесорних системах у якості ОЗП найчастіше використовуються динамічні ОЗП з запам'ятовуючим конденсатором, що відрізняються великим різноманіттям. Приведемо дані по найбільш розповсюджених типах таких ОЗП.

У динамічній пам'яті осередку виконані на основі областей з нагромадженням зарядів, що займають набагато меншу площу, ніж тригери, і практично не споживаючі енергії при збереженні інформації. При записі біта в такий осередок у ній формується електричний заряд, що зберігається протягом декількох мілісекунд; для постійного збереження заряду осередку необхідно регенерувати (перезаписувати) її вміст. Комірки мікросхем динамічної пам'яті також організовані у виді прямокутної матриці; при звертанні до мікросхеми на її входи спочатку подається адреса рядка матриці, супроводжувана сигналом RAS (Row Address Strobe — строб адреси рядка), потім, через якийсь час — адреса стовпця, супроводжувана сигналом CAS (Column Address Strobe — строб адреси стовпця). При кожному звертанні до окремого комірки регенеруються всі комірки обраного рядка, тому для повної регенерації матриці досить перебрати адреси рядків. Комірки динамічної пам'яті мають порівняно малу швидкодію (десятки — сотні наносекунд), але велику питому щільність (порядку декількох мегабайт на корпус) і менше енергоспоживання.

Звичайні ОЗП називають часто асинхронними, тому що установка адреси і подача керуючих сигналів можуть виконуватися в довільні моменти часу, необхідно тільки дотримання тимчасових співвідношень між цими сигналами. У них включені так називані охоронні інтервали, необхідні для встановлення сигналів. Існують також синхронні види пам'яті, що одержують зовнішній синхросигнал, до імпульсів якого жорстко прив'язані моменти подачі адрес і обміну даними; вони дозволяють більш повно використовувати внутрішню конвеєризацію і блоковий доступ.

FPM DRAM (Fast Page Mode DRAM — динамічна пам'ять зі швидким сторінковим доступом), активно використовується останнім часом. Пам'ять зі сторінковим доступом відрізняється від звичайної динамічної пам'яті тим, що після вибору рядка матриці й утримання сигналу RAS допускає багаторазову установку адреси стовпця, стробируємого сигналом CAS, а також швидку регенерацію за схемою "CAS колись RAS". Перше дозволяє прискорити блокові передачі, коли весь блок даних чи його частина знаходяться усередині одного рядка матриці, що називається в цій системі сторінкою, а друге — знизити витрати часу на регенерацію пам'яті.

EDO (Extended Data Out — розширений час утримання даних на виході) фактично являють собою звичайні мікросхеми FPM, на виході яких установлені регістри-засувки даних. При сторінковому обміні такі мікросхеми працюють у режимі простого конвеєра: утримують на виходах даних вміст останньої обраної комірки, у той час як на їхні входи вже подається адреса наступної обираної комірки. Це дозволяє приблизно на 15% у порівнянні з FPM прискорити процес зчитування послідовних масивів даних. При випадковій адресації така пам'ять нічим не відрізняється від звичайної.

BEDO (Burst EDO — EDO із блоковим доступом) — пам'ять на основі EDO, що працює не одиночними, а пакетними циклами читання/запису. Сучасні процесори завдяки внутрішньому і зовнішньому кэшуванню команд і даних обмінюються з основною пам'яттю переважно блоками слів максимальної ширини. При наявності пам'яті BEDO відпадає необхідність постійної подачі послідовних адрес на входи мікросхем з дотриманням необхідних тимчасових затримок, достатньо стробувати перехід до чергового слова окремим сигналом.

SDRAM (Synchronous DRAM — синхронна динамічна пам'ять) — пам'ять із синхронним доступом, що працює швидше звичайної асинхронний (FPM/EDO/BEDO). Крім синхронного доступу, SDRAM використовує внутрішній поділ масиву пам'яті на два незалежних банки, що дозволяє сполучати вибірку з одного банку з установкою адреси в іншому. SDRAM також підтримує блоковий обмін. Основна перевага SDRAM складається в підтримці послідовного доступу в синхронному режимі, де не потрібно додаткових тактів чекання. При випадковому доступі SDRAM працює практично з тією же швидкістю, що і FPM/EDO.

РВ SRAM (Pipelined Burst SRAM — статична пам'ять із блоковим конвеєрним доступом) — різновид синхронних SRAM із внутрішньою конвеєризацією, за рахунок якої приблизно вдвічі підвищується швидкість обміну блоками даних.

Крім основного ОЗП, пристроєм пам'яті забезпечується і пристрій відображення інформації — відеодисплейна система. Така пам'ять називається відеопам'яттю і розташовується на платі відеоадаптера.

Мікросхеми пам'яті мають чотири основні характеристики — тип, обсяг, структуру і час доступу. Тип позначає статичну чи динамічну пам'ять, обсяг показує загальну ємність пам'яті, а структура — кількість комірок пам'яті і розрядність кожної комірки. Наприклад, 28/32-вивідні DIP-мікросхеми SRAM мають 8-розрядну структуру (8kx8, 16kx8, 32kx8, 64kx8, 128kx8), кеш обсягом 256 Кбайт складається з восьми мікросхем 32kx8 чи чотирьох мікросхем 64kx8 (мова йде про область даних, додаткові мікросхеми для збереження ознак можуть мати іншу структуру). Дві мікросхеми по 128kx8 поставити вже не можна, тому що потрібна 32-розрядна шина даних, що можуть забезпечити тільки чотири мікросхеми. Розповсюджені РВ SRAM у 100-вивідних корпусах PQFP мають 32-розрядну структуру 32kx32 чи 64kx32 і використовуються по двох чи по чотирьох у платах для Pentium.

30-контактні SIMM мають 8-розрядну структуру і використовуються з процесорами 286, 386SX і 486SLC по двох, а з 386DX, 486DLC і звичайними 486DX — по чотирьох. 72-контактні SIMM мають 32-розрядну структуру і можуть використовуватися з 486DX по однієї, а з Pentium і Pentium Pro — по двох. 168-контактні DIMM мають 64-розрядну структури і використовуються в Pentium і Pentium Pro по однієї. Установка модулів чи пам'яті мікросхем кеша в кількості більше мінімального для даної системної (материнської) плати дозволяє прискорити роботу з ними, використовуючи принцип чергування (Interleave).

Час доступу характеризує швидкість роботи мікросхеми і звичайно вказується в наносекундах після тире наприкінці найменування. На більш повільних мікросхемах можуть указуватися тільки перші цифри (-7 замість -70, -15 замість -150), на більш швидких статичних "-15" чи "-20" позначає реальний час доступу до комірки. Часто на мікросхемах указується мінімальне з усіх можливих часів доступу, наприклад, поширене маркірування 50 EDO DRAM замість 70, чи 45 — замість 60, хоча такий цикл досяжний тільки в блоковому режимі, а в одиночному режимі мікросхема як і раніше має час доступу 70 чи 60 нс. Аналогічна ситуація має місце в маркіруванні РВ SRAM: 6 замість 12, і 7 замість 15. Мікросхеми SDRAM звичайно маркіруються часом доступу в блоковому режимі (10 чи 12 нс).

Модулі динамічної пам'яті крім основних комірок пам'яті можуть мати додаткові комірки для збереження бітів парності (Parity) для байтів даних; такі SIMM іноді називають 9- і 36-розрядними модулями (по одному біті парності на байт даних). Біти парності служать для контролю правильності зчитування даних з модуля, дозволяючи знайти частину помилок. Модулі з бітами парності має сенс застосовувати лише там, де потрібна дуже висока надійність. Для звичайних застосувань підходять і ретельно перевірені модулі без бітів парності, однак за умови, що системна плата підтримує такі типи модулів.