7.3 Модули ацп
В рассмотренных микроконтроллерах содержится 2 модуля АЦП:
-12-разрядный модуль АЦП «0»
-8-ми разрядный модуль АЦП «2»
Работа данных модулей одинакова, только в первом 12-тиразрядное преобразование (максимальная скорость-100 000 преобразований в секунду), а во 2-ом -8-миразрядное преобразование (максимальная скорость-500 000 преобразований в секунду).
Первый использует сдвоенный буфер, а второй – одинарный.
12-ти разрядный АЦП. Структурная схема
Содержит мультиплексор, схему перемножения, усиления, модуль преобразования и логику сравнения.
Мультиплексор предназначен для коммутирования 1го из 8-ми входов внешних линий контроллера (2-х линий) на схему сравнения. Имеется возможность передачи на съеме преобразования в состояние встроенного датчика температуры TMP.
Схема перемножения предназначена для выделения дифференциального сигнала поданное от одного до 4-х пар. Выбор канала или дифференциальной пары осуществляется с помощью регистров управления AMXCFи AMXSL-регистра выбора каналов.
К выходу аналогового мультиплексора подключен усилитель с программируемым коэффициентом усиления(осуществляет управление разрядами регистра ADCCF)
Преобразование может быть запущена 4-мя способами:
1)командой из программы
2)переполнение 2-го таймера
3)переполнение 3-го таймера
4)внешнего входного сигнала
Это позволяет запускать преобразование при возникновении различных программных событий и внешних сигналов от внешних устройств.
По окончании преобразования устанавливается специальный бит состояния, который инициирует прерывание. Результат преобразования может быть выражен вправо или влево. АЦП обеспечивает 12-битную точность преобразования, нелинейность на уровне одного младшего знакового разряда. Максимальная скорость преобразования -100 000 преобразований в секунду.
В качестве опорного источника напряжения может быть использовано напряжение с внешнего вывода VREF или внутреннего источника опорного напряжения.
Модуль АЦП может быть настроен таким образом, что прерывание генерируется лишь при попадании или непопадании результатами преобразовании в данный диапазон. АЦП постоянно производит преобразования и информирует систему (формирует прерывание только тогда, когда результаты преобразования находятся в пределах заданного окна).
Для этого используется специальный детектор диапазона АЦП, который постоянно проверяет выходные данные на содержимое собственных регистров ADCGTи ADCLT.
Для организации результаты АЦП используются следующие регистры специального назначения:
ADC-2-а 8-ми разрядных буферных регистра преобразования;
ADCCNF-регистр управления модулем АЦП (регистр управления конфигурацией)
AMXCF-регистр управления мультиплексором, регистр управления пары
AMXSL-регистр выбора канала
Регистры управления модуля детектирования:
ADCGT-верхний диапазон
ADCLT-нижний диапазон
7.4 Модуль цап
Данный микроконтроллер имеет 2-а 12-тиразрядных встроенных ЦАП. Общая структура ЦАП выглядит следующим образом:
Содержит буфер ЦАП, ЦАП-преобразователи (I и U),аппаратный выход. Организует работу модуля регистров специального назначения. Выходным сигналом модуля является аналоговый уровень напряжения. Модуль с помощью аппаратной защелки может организовывать гибкий механизм обновления выходного сигнала, который осуществляется либо по команде, либо по переполнению 2,3,4 таймеров. Опорное напряжение в ЦАП подается через специальные внешние выводы --VREFD.
В системе ЦАП используются для формирования порогового U компараторов или напряжения смещения дифференциального ввода АЦП.
Для организации работы внешних схем, ток составляет 20мА, это мало.
Организует работу регистр специального назначения DAGCN–регистр управления и использует буфер DAGCL и DAGCH.
Источник опорного напряжения U.
Представляет собой генератор стабилизированного напряжения номиналом 1,2 Вcтемпературным коэффициентом нестабильности TU=0,0015% .Присутствует буферный усилитель с К=2. Используется для организации работы внешних компонентов системы или в качестве опорного напряжения внутренних аналоговых модулей, организует работу данного модуля регистры специального назначения REF2CN.
Аналоговый компаратор
Данный микроконтроллер содержит 2 компаратора-1-ый и 2-ой.
Каждый имеет свои отдельные входные выходы, линии, режимы работы одинаковы.
Компараторы запускают программирование гистерезиса и времени отклика на событие, при этом каждый компаратор может генерировать прерывание по переднему или заднему фронту, либо по обоим фронтам. Данное событие может быть использовано для вывода микроконтроллера в режим энергосбережения. Состояние компараторов можно обрабатывать как программно, так и выводить на внешние линии и т.д.
Структура компараторов выглядит следующим образом:
С помощью регистра CPTCNможно настраивать работу компаратора, задавать ширину петли гистерезиса. Выход компаратора определяется программным путем, в режиме прерывания и т.д.
Дополнительно компаратор 0 имеет схему сброса. CPTMD-результат выбора режима.
Модуль прерывания
20 источников прерывания, органезует 2 уровня приоритета. Каждый источник имеет 1 и более связанных с ним флага прерывания. Когда внешний источник прерывания регистрирует события, удовлетворяющеее условию, соответствует флаг события.
После завершения выполняемой текущей команды, выполняется команда перехода по определенному адресу, откуда начинается процедура обслуживания прерывания. При этом каждая подпрограмма обслуживания заканчивается программой выход из подпрограммы – REZI,что возвращает управление к прерванной программе и восстановление счетчика подпрограмм. Если прерывания не разрешены, флаг события устанавливается , но игнорируется модулем прерывания. Все прерывания от различных источников могут быть разрешены или запрещены с помощью битов прерывания. Ряд флагов прерывания сбрасываются автоматически при переходе подпрограмме прерывания, при этом большинство флагов прерывания должен быть сброшено (проверено) программой пользователя.
Т к если флаг остается установленным, до завершения команды возврата, то после выхода в программу будет генерироваться новый запрос прерывания, произойдет повторный переход.
Основная таблица модулей прерывания:
Ист.прерывания |
Вектор прерывания |
Приоритет |
Флаг прерывания |
Бит разрешения |
сброс от системы сброса |
0000 |
наивысший |
– |
– |
Внешнее преры-вание INT0 |
0003 |
0 |
IE0 |
EX0 |
по переполнению таймера Т/С0 |
000В |
1 |
TF0 |
ET0 |
INT1 |
0013 |
2 |
IE1 |
EX1 |
Т/С1 |
001В |
3 |
TF1 |
ET1 |
UART0 |
0023 |
4 |
RIO JIO |
ES0 |
Т/С2 |
002В |
5 |
TF2 EXF2 |
ET2 |
SPI |
0033 |
6 |
SPIF WCOL MODF RXOVRN |
ESPI0 |
SMBUS |
003В |
7 |
SI |
ESMB0 |
AЦП0 (детектор) |
0043 |
8 |
AD0 WINT |
EWA0CO |
PCA |
004В |
9 |
CF CCF0..4 |
EPCA0 |
COMP0 (низкий) |
0053 |
10 |
CP0FIF |
ECP0F |
COMP0 (высокий) |
005В |
11 |
CP0RIF |
ECPECPO12 |
COMP1 (низкий) |
0053 |
12 |
CP1FIF |
ECP1F |
COMP1 (высокий) |
006В |
13 |
CP1RIF |
ECP1R |
T/C3 |
0063 |
14 |
TF3 EXF3 |
ET3 |
АЦП0 |
007В |
15 |
AD0 INT |
EADC0 |
ТС4 |
0073 |
16 |
TF4 EXF4 |
ET4 |
ADC2 (детектор) |
008В |
17 |
AD2WINT |
EWAD2 |
ADC2 |
0083 |
18 |
AD2INT |
EADC2 |
UART1 |
00А3 |
19 |
RI1 II1 |
ES1 |
Биты события(флаги прерывания) содержатся в битах управления соответствующими модулями. Биты разрешения прерывания содержатся в регистрах управления модуля прерывания:
1)IE
2)EIE1
3)EIE2
Дополнительно управление событием организуется в результате модуля с помощью собственных регистров управления. Например : внешнее прерывание INTможет быть настроено как на уровень, так и на фронт.
Каждому источнику прерывания можно программно присвоить один из 2-х уровней приоритета: «0» (н) и «1» (в). Процедура прерывания с низким приоритетом прерывается прерыванием с высоким. Прерывание с высоким приоритетом не прерывается никогда. Каждое прерывание имеет бит связанный с приоритетом и расположенный в регистре :IP, EIP1,EIP2.По умолчанию все модули имеют низкий приоритет. Если оба прерывания имеют одинаковый приоритет и событие, формирующее прерывание пришло одновременно, то для арбитража используется фиксированный уровень из таблицы.